色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA數字信號處理之verilog實現混頻器

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-12-09 10:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

混頻:兩個不同頻率之間的混合,得到第三個頻率。數字信號處理中用來完成頻譜搬移求和,是數字信號處理中的基本元件之一。例如通信中的混頻合路:ea69cb86-7761-11ed-8abf-dac502259ad0.png常見的數字混頻器結構如下,由移頻模塊和求和模塊組成。比如信號A、B是輸入的兩個單音信號,B是上一節講到的NCO信號,使用復乘將A、B信號進行搬移,然后求和。ea7aa906-7761-11ed-8abf-dac502259ad0.png

頻譜搬移的過程如下,輸入信號Data_in,與NCO產生的單音信號進行復乘得到Data_out;

ea99f982-7761-11ed-8abf-dac502259ad0.png

將Data_in與Data_out的頻譜放到一起如下,可以看到頻譜搬移的過程。

eab480e0-7761-11ed-8abf-dac502259ad0.png

頻譜搬移在計算上就是復乘:(i+q*j)*(cos+sin*j)=(cos*i-sin*q)+(sin*i+cos*q)*j,用xilinx片子實現的話我們還是選擇DSP48,其結構如下:

eae2ff42-7761-11ed-8abf-dac502259ad0.png

其中用到了dsp的級聯,可以參考之前dsp48e1詳細講解的文章:FPGA的底層資源之DSP48E1和Xilinx DSP48E1仿真。這里不再詳細描述。

代碼實現如下:

首先的端口聲明:

// ============================================================
// File Name: cm_mix
// VERSION  : V1.0
// DATA     : 2022/11/6
// Author   : FPGA干貨分享
// ============================================================
// 功能:數字混頻器  (i+q*j)*(cos+sin*j) = (cos*i - sin*q) + (sin*i + cos*q)*j
// delay  
// ============================================================


`timescale 1ns/1ps
module cm_mix #(
        parameter           C_DATA_WITH     = 16 ) // 
    (
        input  wire                     I_sys_clk    , // 輸入時鐘
        input  wire                     I_rst_in     , // 輸入復位 高有效
        input  wire [6:0]               I_phase      , // 初始相位
        input  wire [7:0]               I_freq       , // 頻率,步進,1代表1M
        input  wire [C_DATA_WITH-1:0]   I_data_in_i  , // 輸入數據 實部I
        input  wire [C_DATA_WITH-1:0]   I_data_in_q  , // 輸入除數 虛部Q
        output reg  [C_DATA_WITH-1:0]   O_data_out_i , // 輸出數據 實部I
        output reg  [C_DATA_WITH-1:0]   O_data_out_q );// 輸出除數 虛部Q
        
// ============================================================
// 內部參數
// ============================================================


// ============================================================
// 變量
// ============================================================
wire       [10:0]               S_sin_out       ;
wire       [10:0]               S_cos_out       ;
reg        [C_DATA_WITH-1:0]    S_data_in_q     ;
reg        [10:0]               S_sin_out_d     ;
reg        [10:0]               S_cos_out_d     ;


wire       [47:0]               S_pcout_cos_i   ;
wire       [47:0]               S_dsp_out_i     ;
wire       [47:0]               S_pcout_sin_i   ;
wire       [47:0]               S_dsp_out_q     ;

然后調用上一篇文章中的NCO模塊FPGA數字信號處理之verilog實現NCO(代碼及仿真):

cm_nco_100 cm_nco_100 (
    .I_sys_clk      (I_sys_clk     ) , /// 工作時鐘 100M
    .I_rst_n        (!I_rst_in     ) , /// 復位信號,用來清相位
    .I_phase        (I_phase       ) , /// 初始相位
    .I_freq         (I_freq        ) , /// 頻率,步進,1代表1M
    .O_sin_out      (S_sin_out     ) , /// 輸出正弦值
    .O_cos_out      (S_cos_out     )   /// 輸出余弦值
);

接著打拍并調用乘法器:

always @(posedge I_sys_clk )
    if(I_rst_in)
        begin
            S_data_in_q <= 'd0 ;
            S_sin_out_d <= 'd0 ;
            S_cos_out_d <= 'd0 ;
        end
    else
        begin
            S_data_in_q <= I_data_in_q ;
            S_sin_out_d <= S_sin_out   ;
            S_cos_out_d <= S_cos_out   ;
        end
    
// ============================================================
// (cos*i - sin*q)
// ============================================================
//cos*i
cm_dsp48e1 #(
    .C_DATA_WITH_A      (C_DATA_WITH     ),
    .C_DATA_WITH_B      (11              ),
    .C_DATA_WITH_C      (48              ),
    .C_DATA_WITH_D      (25              )
)
U0_cm_dsp48e1(
    .I_CLK              (I_sys_clk      ) , // clk
    .I_RST              (I_rst_in       ) , // RST
    .I_A                (I_data_in_i    ) , // [29:0] 
    .I_B                (S_cos_out      ) , // [17:0] 
    .I_C                (48'd0          ) , // [47:0] 
    .I_D                (25'd0          ) , // [24:0] 
    .I_PCIN             (48'd0          ) , // [47:0] 只能直連PCOUT
    .I_ALUMODE          (4'd0           ) , // [3:0] 
    .I_INMODE           (5'b00101       ) , // [4:0] 
    .I_OPMODE           (7'b0000101     ) , // [6:0] 
    .O_P                (               ) , // [47:0]
    .O_PCOUT            (S_pcout_cos_i  )   // [47:0] 只能直連PCIN
    );


//Pcin - sin*q
cm_dsp48e1 #(
    .C_DATA_WITH_A      (C_DATA_WITH     ),
    .C_DATA_WITH_B      (11              ),
    .C_DATA_WITH_C      (48              ),
    .C_DATA_WITH_D      (25              )
)
U1_cm_dsp48e1(
    .I_CLK              (I_sys_clk      ) , // clk
    .I_RST              (I_rst_in       ) , // RST
    .I_A                (S_data_in_q    ) , // [29:0] 
    .I_B                (S_sin_out_d    ) , // [17:0] 
    .I_C                (48'd0          ) , // [47:0] 
    .I_D                (25'd0          ) , // [24:0] 
    .I_PCIN             (S_pcout_cos_i  ) , // [47:0] 只能直連PCOUT
    .I_ALUMODE          (4'b0011        ) , // [3:0] 
    .I_INMODE           (5'b00101       ) , // [4:0] 
    .I_OPMODE           (7'b0010101     ) , // [6:0] 
    .O_P                (S_dsp_out_i    ) , // [47:0]
    .O_PCOUT            (               )   // [47:0] 只能直連PCIN
    );
    
    
// ============================================================
// (sin*i + cos*q)
// ============================================================
//sin*i
cm_dsp48e1 #(
    .C_DATA_WITH_A      (C_DATA_WITH     ),
    .C_DATA_WITH_B      (11              ),
    .C_DATA_WITH_C      (48              ),
    .C_DATA_WITH_D      (25              )
)
U2_cm_dsp48e1(
    .I_CLK              (I_sys_clk      ) , // clk
    .I_RST              (I_rst_in       ) , // RST
    .I_A                (I_data_in_i    ) , // [29:0] 
    .I_B                (S_sin_out      ) , // [17:0] 
    .I_C                (48'd0          ) , // [47:0] 
    .I_D                (25'd0          ) , // [24:0] 
    .I_PCIN             (48'd0          ) , // [47:0] 只能直連PCOUT
    .I_ALUMODE          (4'd0           ) , // [3:0] 
    .I_INMODE           (5'b00101       ) , // [4:0] 
    .I_OPMODE           (7'b0000101     ) , // [6:0] 
    .O_P                (               ) , // [47:0]
    .O_PCOUT            (S_pcout_sin_i  )   // [47:0] 只能直連PCIN
    );


//Pcin + cos*q
cm_dsp48e1 #(
    .C_DATA_WITH_A      (C_DATA_WITH     ),
    .C_DATA_WITH_B      (11              ),
    .C_DATA_WITH_C      (48              ),
    .C_DATA_WITH_D      (25              )
)
U3_cm_dsp48e1(
    .I_CLK              (I_sys_clk      ) , // clk
    .I_RST              (I_rst_in       ) , // RST
    .I_A                (S_data_in_q    ) , // [29:0] 
    .I_B                (S_cos_out_d    ) , // [17:0] 
    .I_C                (48'd0          ) , // [47:0] 
    .I_D                (25'd0          ) , // [24:0] 
    .I_PCIN             (S_pcout_sin_i  ) , // [47:0] 只能直連PCOUT
    .I_ALUMODE          (4'b0000        ) , // [3:0] 
    .I_INMODE           (5'b00101       ) , // [4:0] 
    .I_OPMODE           (7'b0010101     ) , // [6:0] 
    .O_P                (S_dsp_out_q    ) , // [47:0]
    .O_PCOUT            (               )   // [47:0] 只能直連PCIN
    );

最后四舍五入后輸出:

/// 四合五入輸出
always @(posedge I_sys_clk )
    if(I_rst_in)
        begin
            O_data_out_i <= 'd0;
            O_data_out_q <= 'd0;
        end
    else
        begin
            O_data_out_i <= S_dsp_out_i[10+:C_DATA_WITH] + S_dsp_out_i[9];
            O_data_out_q <= S_dsp_out_q[10+:C_DATA_WITH] + S_dsp_out_q[9];
        end


endmodule

對代碼的詳細講解參考B站視頻

【FPGA數字信號處理之verilog實現數字混頻器】 https://www.bilibili.com/video/BV1hg411B7Rb/?share_source=copy_web&vd_source=9736f43bc2eebc284f4fbbe5805247a7


審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1646

    文章

    22059

    瀏覽量

    619083
  • 數字信號處理

    關注

    16

    文章

    567

    瀏覽量

    46778
  • 混頻器
    +關注

    關注

    10

    文章

    844

    瀏覽量

    47165

原文標題:FPGA數字信號處理之verilog實現混頻器

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    數字信號處理的基本組成及其特點?

    的以數字信號處理器為核心部件的數字信號處理系統框圖,此系統既可處理數字信號,也可
    的頭像 發表于 06-18 09:02 ?311次閱讀
    <b class='flag-5'>數字信號</b><b class='flag-5'>處理</b>的基本組成及其特點?

    進群免費領FPGA學習資料!數字信號處理、傅里葉變換與FPGA開發等

    ~ 01、數字信號處理FPGA實現 旨在講解前端數字信號處理算法的高效
    發表于 04-07 16:41

    在DAC3482中,采用片內混頻器實現上變頻功能需要保證兩路輸入信號的正交性嗎?

    在DAC3482中,采用片內混頻器實現上變頻功能需要保證兩路輸入信號的正交性么?現在想用DAC3482將兩路不相關的基帶信號轉換成中頻信號
    發表于 02-13 06:28

    混頻器和調制的區別

    在電子通信領域中,混頻器和調制是兩種至關重要的設備,它們在信號處理、無線通信、雷達系統等多個方面發揮著關鍵作用。盡管兩者在電路形式和工作原理上有一定的相似性,但它們在功能、輸入/輸出
    的頭像 發表于 02-03 16:54 ?1061次閱讀

    射頻倍頻混頻器的區別

    射頻倍頻混頻器是兩種在射頻(RF)信號處理領域至關重要的電子元件,它們在信號轉換、頻率合成、無線通信等多個方面發揮著關鍵作用。盡管兩者都
    的頭像 發表于 02-03 16:12 ?743次閱讀

    數模轉換數字信號處理中的應用

    在現代電子系統中,數字信號處理(DSP)技術扮演著至關重要的角色。數字信號處理涉及將模擬信號轉換為數字信
    的頭像 發表于 11-25 16:15 ?1619次閱讀

    adc與數字信號處理的關系

    在現代電子系統中,模擬信號數字信號之間的轉換是至關重要的。模數轉換(ADC)和數字信號處理(DSP)是
    的頭像 發表于 10-31 10:50 ?1001次閱讀

    射頻混頻器有哪些類型

    射頻混頻器是射頻通信系統中的一種關鍵組件,它扮演著將不同頻率的信號進行混合或轉換的重要角色。本文將詳細探討射頻混頻器的定義、工作原理、類型、性能指標、應用場景以及相關的技術挑戰和未來發展。
    的頭像 發表于 10-14 18:22 ?1433次閱讀

    什么是混頻器

    混頻器是一種重要的射頻(RF)元件,廣泛應用于無線通信、信號處理和雷達系統中。它的主要功能是將兩個不同頻率的信號混合,生成新的頻率成分。本文將詳細介紹
    的頭像 發表于 10-05 13:30 ?2025次閱讀

    RF混頻器的工作原理和性能參數

    RF混頻器,也稱為射頻混頻器,是無線通信系統中至關重要的一個組件,其核心功能是將兩個或多個信號合并為一個或多個復合輸出信號實現
    的頭像 發表于 08-16 18:09 ?3674次閱讀

    混頻器常見的應用場景有哪些

    混頻器作為一種關鍵的電子器件,在多個領域都有著廣泛的應用。
    的頭像 發表于 08-16 18:08 ?3715次閱讀

    混頻器的基本概念和分類

    輸入信號的頻率、幅度或相位發生變化,進而產生包含原始頻率和它們之間某種組合(如和頻、差頻等)的新頻率信號混頻器在無線通信、廣播、電視、雷達、音頻處理等多個領域扮演著至關重要的角色。
    的頭像 發表于 08-16 17:25 ?3070次閱讀

    數字信號是什么信號的組合

    離散的信號,它由一系列數字值組成,這些數字值在時間上是離散的。與模擬信號不同,數字信號在時間和幅度上都是離散的。
    的頭像 發表于 08-11 10:47 ?1963次閱讀

    數字信號處理與通信原理之間的關系

    數字信號處理(Digital Signal Processing,簡稱DSP)和通信原理是信息科學領域中兩個密切相關的領域。它們在理論和應用層面都有很多相互聯系和相互依賴的地方。 在現代通信系統中
    的頭像 發表于 08-09 09:35 ?1847次閱讀

    ML-01-SC 6-18 GHz 高頻 SMA 射頻混頻器

    ML-01-SC 高頻混頻器 用于將高頻信號轉換為低頻信號或從低頻信號轉換為高頻信號,適用于各種高頻通信和
    的頭像 發表于 08-02 09:30 ?793次閱讀
    ML-01-SC  6-18 GHz 高頻 SMA 射頻<b class='flag-5'>混頻器</b>
    主站蜘蛛池模板: 最近2019年日本中文免费字幕 | 视频区 国产 欧美 日韩 | 免费夜色污私人影院网站 | 伊人色啪啪天天综合婷婷 | 办公室的秘密2中文字幕 | 专干老肥熟女视频网站300部 | 亚洲欧洲无码AV在线观看你懂的 | 9LPORM原创自拍达人 | 成人免费视频在线播放 | 我们中文在线观看免费完整版 | 久久亚洲成a人片 | 色欲国产麻豆精品AV免费 | 亚洲国产精品无码中文字满 | 亚洲1区2区3区精华液 | 一本道无码v亚洲 | va亚洲va天堂va视频在线 | 成人免费毛片观看 | 无码免费视频AAAAAA片草莓 | 免费看片A级毛片免费看 | 亚洲成a人不卡在线观看 | 国产亚洲精品精品国产亚洲综合 | 国产亚洲精品品视频在线 | 午夜一级视频 | 全文都是肉高h文 | 啦啦啦视频在线观看WWW | 国产美熟女乱又伦AV | 欧美A级肉欲大片XXX | 啦啦啦 中文 日本 韩国 免费 | 久久人妻AV一区二区软件 | 依人青青青在线观看 | 在线亚洲精品福利网址导航 | 无人影院在线播放视频 | 午夜国产高清精品一区免费 | 国产一区二区三区乱码在线观看 | 亚洲精品欧美精品中文字幕 | 办公室韩国电影免费完整版 | 97精品国产亚洲AV高清 | 亚洲日韩欧美国产中文在线 | xfplay 无码专区 亚洲 | 伊人久久青青 | 精品国产麻豆免费人成网站 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品