前段集成工藝（FEOL）-4
補償側墻 （Offset Spacer）和n/p 輕摻雜漏極 (n/ pLDD)工藝
補償側墻和 n/p 輕摻雜漏極工藝示意圖如圖所示。
首先沉積一薄層氮化硅或氮氧化硅（通常約2nm），然后進行回刻蝕（etch-Back)，在柵的側壁上形成一個薄層側墻(Spacer)。在補償側墻刻蝕后，剩下的氧化層厚度約為 2nm。 在硅表面保留的這一層氧化層，在后續每步工藝中將發揮重要的保護作用。補償側墻用于隔開和補償由于 LDD 離子注入（為了減弱短溝道效應）引起的橫向擴散，對于 45nm/28nm 或更先進的節點，這一步是必要的。 然后分別對n-MOS和 p-MOS 進行輕摻雜漏極（LDD）離子注入。完成離子注入后，用尖峰退火(Spike Anneal)技術去除缺陷并激活 LDD 注入的雜質。nLDD 和pLDD離子注入的順序、能量、劑量，以及尖峰退火或 RTA 的溫度，對晶體管的性能都有重要的影響。
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
LDD
+關注
關注
0文章
12瀏覽量
12788 -
氧化層
+關注
關注
0文章
3瀏覽量
5704
原文標題：前段集成工藝（FEOL）-4
文章出處：【微信號：Semi Connect，微信公眾號：Semi Connect】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
大馬士革銅互連工藝詳解
芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導線將前段制造出的各個元器件串連起來連接各晶體管，并分配時鐘和其他信號，也為各種電子系統組件提供電
IMD4工藝是什么意思
IMD4 工藝是形成 TMV （Top Metal VIA，頂層金屬通孔）的介質隔離材料，同時IMD4 會隔離第三層金屬和頂層 AL金屬。IMD4 的材料也是 USG 和SiON材料。
芯片封裝工藝集成工程師的必修課程指南
隨著信息技術的飛速發展，芯片作為現代電子設備的核心部件，其重要性日益凸顯。而芯片封裝工藝集成工程師作為芯片制造過程中的關鍵角色，需要掌握一系列復雜的課程知識，以確保芯片的性能、穩定性和可靠性。本文將從多個方面詳細闡述芯片封裝工藝
晶合集成28納米邏輯工藝通過驗證
近日，晶合集成在新工藝研發領域取得了重要突破。在2024年第三季度，晶合集成成功通過了28納米邏輯芯片的功能性驗證，并順利點亮了TV，標志著其28納米制程技術又邁出了堅實的一步。
集成電路工藝學習之路：從零基礎到專業水平的蛻變
集成電路（IC）作為現代電子技術的核心，其制造工藝的復雜性和先進性直接決定了電子產品的性能和質量。對于有志于進入集成電路行業的學習者來說，掌握一系列基礎知識是至關重要的。本文將從半導體物理與器件
雙極型工藝制程技術簡介
本章主要介紹了集成電路是如何從雙極型工藝技術一步一步發展到CMOS 工藝技術以及為了適應不斷變化的應用需求發展出特色工藝技術的。
集成電路工藝大揭秘：四種關鍵技術一網打盡
集成電路（IC）是現代電子設備中不可或缺的組件，它將成千上萬的晶體管、電阻、電容等元件集成在一塊微小的硅片上，實現了復雜電路功能的高度集成化。集成電路的制造涉及到多種精密
硅基光電子工藝中集成鍺探測器的工藝挑戰與解決方法簡介
鍺（Ge）探測器是硅基光電子芯片中實現光電信號轉化的核心器件。在硅基光電子芯片工藝中實現異質單片集成高性能Ge探測器工藝，是光模塊等硅基光電子產品實現小體積、低成本和易制造的優先選擇。
前段制程FEOL—晶圓上的元件制程
此節以半導體的代表，CMOS-半導體為例，對前段制程FEOL進行詳細說明。此說明將依照FEOL主要制程的剖面構造模型，說明非常詳細，但一開始先掌握大概即可。
淺談半導體制造的前段制程與后段制程
前段制程包括：形成絕緣層、導體層、半導體層等的“成膜”；以及在薄膜表面涂布光阻（感光性樹脂），并利用相片黃光微影技術長出圖案的“黃光微影”。
東芝BiCD工藝集成電路硅單片TB67H450AFNG數據手冊
電子發燒友網站提供《東芝BiCD工藝集成電路硅單片TB67H450AFNG數據手冊.pdf》資料免費下載
發表于 03-20 11:23
?1次下載
MEMS和硅光集成工藝成果入選《2023年上海科技進步報告》
近日，上海發布了《2023年上海科技進步報告》，來自上海工研院的MEMS標準工藝模塊及90納米硅光集成工藝2項國際先進水平技術成果入選。
工商網監
評論