亚洲色图第四色,天堂在线观看中文字幕,中文免费观看视频网站

半導體行業正在發生重大的戰略轉變，多晶粒 SoC逐漸成為行業主流，這對 SoC 的架構和設計方式具有深遠影響。

這一戰略轉變的驅動因素主要有以下幾種：

單片 SoC 的尺寸變得太大，無法制造
某些 SoC 的功能要獲得最佳實現，可能需要不同的工藝節點
對增強產品的可擴展性和可組合性需求正在增加

然而，由于多晶粒技術的新穎性及設計生態系統的匱乏，SoC 架構師不得不暫停，甚至推遲其多晶粒 SoC 項目。不過，現在情況正在好轉，全行業的參與者已開始攜手合作，為行業提供全面、集成的多晶粒設計和驗證產品，以及全套先進封裝選項。

早期采用者已開始開發自己的專用晶粒間接口，但業界很快意識到，這種方法不利于組裝不同供應商開發的晶粒。該行業需要標準化的晶粒間互連。多個行業聯盟已共同定義此類標準，如圖 1 所示。

Optical Interface Forum (OIF) – 針對晶粒間連接而優化的 XSR 和 USR 物理層規范
Chips Alliance – 最初由英特爾推出的 AIB 規范
Open Compute Platform (OCP) – 針對不同用例而優化的 OpenHBI 和 Bunch-of-Wires (BOW) 規范
Unified Chiplet Interconnect Express (UCIe) – 涵蓋多個用例和完整協議棧的全面晶粒間互連規范

圖 1：多個組織已定義并制定了晶粒間互連標準

本文將詳細探討 UCIe 規范及其主要優勢。

UCIe 系譜

UCIe 是最近公布的規范，它繼承了最初發起者積累的多項關鍵技術方面的大量工作和經驗，如圖 2 所示。UCIe 是一個全面的規范，可以立即用作新設計的基礎，同時為未來的規范演變奠定堅實的基礎。

圖 2：各公司攜手建立完整的標準化晶粒間互連

與其他規格相反，UCIe 定義了完整的晶粒間互連堆棧，確保兼容設備的互操作性，這是實現多晶粒系統市場的必要要求。

UCIe 路線圖和用例

從一開始，UCIe 就包含支持多個當前和未來用例的功能。UCIe 支持當前所需的數據速率（從 8Gbps/引腳到 16Gbps/引腳）。UCIe 還有望支持高達 32Gbps/引腳的靈活數據速率，這將是未來高帶寬網絡和數據中心應用的要求。

UCIe 以兩種方式支持所有類型的封裝技術：

用于先進封裝（硅中介層、硅橋或 RDL 扇出）的 UCIe
用于標準包裝（有機基材或層壓板）的 UCIe

兩種方式共享相同的架構和協議。唯一的區別在于 bump map 和 PHY 組織。這種差異意味著無論為特定 SoC 選擇何種封裝類型，都可以重復使用系統架構、系統驗證和軟件開發。

UCIe 支持數據中心中的新型資源聚合（或匯合）架構，無論是在刀片內配備靈活的 PCIe/CXL IO 晶粒，還是在機架到機架內配備支持 UCIe 的光學 IO 晶粒。

最重要的是，UCIe 通過利用流式傳輸（用戶定義）協議，在同一封裝內的多個服務器（或 AI）片上網絡 (NoC) 之間創建低延遲連接，從而支持計算擴展。

UCIe 規范概述

如圖 3 所示，UCIe 規范分為三個堆棧層：物理層、晶粒間適配器層和協議層。

物理層是封裝介質的電氣接口。它包括電氣 AFE（發射器、接收器）以及邊帶信道，可實現兩個晶粒之間的參數交換和協商。它還包括可實現鏈路初始化、訓練和校準算法以及測試和修復功能的邏輯 PHY。
晶粒間適配器層負責鏈路管理功能以及協議仲裁和協商。它包括基于 CRC 和重試機制的可選糾錯功能。
協議層實施一個或多個 UCIe 支持的協議。如今，此類協議是 PCI Express、CXL 和/或流式傳輸協議。它們是基于 Flit 的協議，可提供最高效率和更低的延遲。

圖 3：UCIe 規范分層

物理層

UCIe 接口使用時鐘轉發和單端、低電壓 DDR 信號來提高能耗效率。通過在 PHY 級別擾亂數據，可以減少電源干擾。與其他技術（如 DBI）相反，數據擾亂不會影響帶寬效率。

由于時鐘與數據并行轉發，接收器數據恢復大大簡化，從而實現了更多的功耗節省和延遲縮短。圖 4 顯示了 UCIe PHY 架構框圖。

圖 4：UCIe PHY 架構框圖

UCIe 將模塊定義為最小的接口單元。每個模塊包括一個主帶“總線”，最多 64 個用于先進封裝（或 16 個用于標準封裝）的發送和接收 IO、時鐘轉發 IO、一個有效（成幀）和跟蹤 IO。邊帶“總線”的實現方式也如圖 5 所示。

圖 5：UCIe 模塊實現主帶和邊帶總線

為減少先進封裝組件中由于 ubump 質量導致的良率損失，UCIe 提供基于 6 個冗余引腳（用于 TX 和 RX 數據、時鐘、有效和跟蹤）和 2 個冗余引腳（用于邊帶 TX 和 RX）的測試和修復機制。

由于 C4（或銅柱凸塊）凸點良率和完整封裝過程良率非常高，因此 UCIe 不為標準封裝實施引腳冗余。對于這些封裝，UCIe 支持“降級”操作模式，在另一半檢測到故障后，只有一半模塊處于活躍狀態。

測試和修復流程在鏈路初始化時實施。PHY 測試每個晶粒連接以確定是否存在任何故障。如果發生故障，相應的信號將重新路由到冗余引腳，如圖 6 所示。

圖 6：物理層測試每個晶粒連接以確定故障，并將信號重新路由到冗余引腳

表 1 顯示了先進封裝和標準封裝的 UCIe 規范之間的主要差異。

表 1：用于先進封裝與標準封裝的不同 UCIe PHY 功能

如前所述，這些差異僅在電氣層面上可見，并且不影響上層協議。這些差異源于標準封裝 (110u) 與先進封裝 (45u) 所需的明顯更大的最小凸塊間距，以及源于需要在標準封裝中支持更長的信道距離以增加靈活性。

晶粒間適配器層

晶粒間適配器層是將任何協議連接到 UCIe PHY 層的中間層。晶粒間適配器層管理鏈路本身。在鏈路初始化時，它會等待 PHY 完成鏈路初始化，包括校準、測試和修復，此時會啟動兩個晶粒的發現功能。它會商定將使用哪個協議（如果實施了多個協議）來移交給任務模式活動的協議層。

晶粒間適配器層和協議層之間的接口稱為 FLIT 感知晶粒間接口 (FDI)，是一種基于 FLIT 的接口。為了適應不同的協議，它支持各種 FLIT 模式：

CXL3 256B 標準 FLIT 模式
CXL3 256B 延遲優化 FLIT 模式
PCIe6 256B FLIT 模式
CXL2 68B 增強型 FLIT 模式
流式傳輸 64B 原始模式

UCIe 還定義了 CXL 協議和 PCI Express 協議的原始模式。這些模式適用于 UCIe 流量在光纖鏈路上運行時的重定時器應用。在重定時器模式下，延遲和錯誤率不由 UCIe 鏈路本身定義，并且假設協議層將處理所有糾錯機制，包括 CRC、重試和可能的 FEC。晶粒間適配器層不會將 CRC 代碼添加到協議 FLIT 中，也不會檢查是否出錯或在接收器上應用重試機制。

協議層

UCIe 映射 PCI Express 和 CXL 等通用協議，這樣開發人員就能夠利用之前在軟件堆棧上的工作，并使用多晶粒架構讓采用封裝內集成變得更加簡單。UCIe 預計會在其未來的版本中實現其他協議映射的標準化。

UCIe 還支持通過流模式映射其他協議。例如，在流模式下，CXS 或 AXI 橋接到 FDI 接口，支持兩個計算晶粒上的 NoC 架構之間的低延遲連接。利用物理層和晶粒間適配器層鏈路管理功能，可以以相同的方式實施其他由用戶定義的協議。

在實施 UCIe 互連時，架構師可以選擇支持這些協議中的一個或多個。實施多個協議可增強晶粒在不同用例中的適用性，這在開放式多晶粒系統市場中具有真正的優勢。晶粒間適配器層負責發現和選擇在給定互連中使用哪個協議。

結語

UCIe 規范為多晶粒 SoC 設計人員帶來了極具競爭力的性能優勢，包括高能效 (pJ/b)，高邊緣使用效率 (Tbps/mm) 和低延遲 (ns)，支持最受歡迎的 IO 協議以及任何用戶定義的協議，與從有機基材到先進硅中介層的各種封裝技術兼容，并涵蓋接口的所有關鍵方面（初始化、邊帶、協議、測試和修復、糾錯、等等）。

UCIe 的優勢使其成為一項非常引人注目的技術，通過確保互操作性，輕松實現真正開放的多晶粒系統的生態系統。

UCIe 發起者勾勒出了一個令人信服的路線圖，以支持行業的新用例和要求。發起者預計 UCIe 會支持更高的數據速率和新的協議、3D 封裝以及多晶粒系統設計的其他方面，例如外形尺寸、安全性、可測試性，等等。

新思科技提供全面的多晶粒系統解決方案，使設計人員能夠輕松過渡到多晶粒 SoC 架構。

經過硅驗證的 IP 產品組合，包括接口 IP、處理器 IP、安全 IP 和測試 IP
適用于 UCIe 和 112G XSR 的完整晶粒間控制器和 PHY IP
完整的 HBM3 控制器和 PHY IP
廣泛的集成支持
統一的 3DIC 探索和設計基礎架構
與代工廠和 OSAT 的生態系統協作

原文標題：多晶粒SoC成趨勢，UCIe標準助其一臂之力

文章出處：【微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。舉報投訴

電子發燒友網

電子發燒友網

+關注

關注
1010

文章
544

瀏覽量
164403

原文標題：多晶粒SoC成趨勢，UCIe標準助其一臂之力

文章出處：【微信號：elecfans，微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。

金剛石多晶材料：高功率器件散熱解決方案

功率器件散熱材料的理想選擇。金剛石多晶材料的特點多晶結構:金剛石多晶材料由多個微小的金剛石晶粒組成，具有各向同性的熱導率和機械性能。成本較低:與天然單晶金剛石相比，金剛石

發表于 11-27 16:54 ?254次閱讀

利用EBSD技術精確分析晶粒尺寸與晶界特征

晶粒尺寸與晶界特征晶粒作為材料中的基本結構單元，其尺寸和取向對材料的性能有著深遠的影響。晶粒內部的取向相對一致，而相鄰晶粒之間則存在明顯的取

發表于 11-26 11:51 ?279次閱讀

利用EBSD技術精確分析<b class='flag-5'>晶粒</b>尺寸與晶界特征

車載以太網自動化測試套件，助您高效測試一臂之力！#自動化測試

自動化測試

經緯恒潤

發布于 :2024年11月07日 18:02:58

云服務賦能數字化轉型！828 企業節亮相的這款產品助您一臂之力

的核心產品，它可以提供計算、存儲、網絡等資源，承載了最基礎也最重要的任務，性價比高、安全可靠、穩定性強的云服務器，是中小企業上云、用云，加快數字化轉型的關鍵。作為重磅推出的下一代“柔性算力”新物種，華為云

發表于 08-14 16:29 ?555次閱讀

云服務賦能數字化轉型！828 企業節亮相的這款產品助您<b class='flag-5'>一臂之力</b>

直流單臂電橋有幾個標準電阻

直流單臂電橋是一種用于測量電阻的儀器，它由四個標準電阻組成。一、直流單臂電橋的工作原理直流單臂

發表于 07-26 10:26 ?720次閱讀

西部數據實用貼心好禮滿足父親全面存儲需求

硬盤WD_BLACK? P40 游戲移動固態硬盤定可助父親一臂之力，輕松馳騁游戲世界。 WD_BLACK? P40 游戲移動固態硬盤 WD_BLACK P40 游戲移動固態硬盤適用于存儲

發表于 06-13 10:04 ?296次閱讀

想提升倉儲效率？AGV舵輪助你一臂之力！速來選購 # AGV# AGV舵輪# AGV驅動輪

AGV行業資訊

鳳凰動力
發布于 :2024年05月22日 11:21:47

新思科技與英特爾在UCIe互操作性測試進展

英特爾的測試芯片Pike Creek由基于Intel 3技術制造的英特爾UCIe IP小芯片組成。它與采用臺積電公司N3工藝制造的新思科技UCIe IP測試芯片形成組合。

發表于 04-18 14:22 ?735次閱讀

提升LED生產質量，木幾LED透鏡視覺偏心檢測機助您一臂之力！

在LED照明和顯示屏行業，LED透鏡和LED燈珠之間貼合的精密度和同心度直接影響著產品的效果。為了確保每一顆透鏡都達到貼合標準不出現遮光、漏光、偏光等缺陷，木幾推出了LED透鏡偏心檢測機，用科技為品質保駕護航。

發表于 03-14 13:36 ?666次閱讀

軟件改變汽車進行時，VectorCAST助你一臂之力

作者|哪里桃小編|不吃豬頭肉一百三十多年前，奔馳夫人貝爾塔為了回擊社會輿論對奔馳一號的質疑，駕駛著奔馳汽車從曼海姆出發，直駛104公里外的位于普福爾茨海姆的娘家，全程雖開的磕磕絆絆，但卻為汽車的宣傳

發表于 02-22 08:25 ?884次閱讀

普林斯頓儀器為燃燒領域的研究提供一臂之力

的六大熱門應用領域中的燃燒領域。 1、為什么研究燃燒? 人類文明發展的每一步都與燃燒利用息息相關，人類的文明史，就是燃燒的利用史。知道燃料的燃燒方式及原理，了解燃燒進程，排放的污染物等，對于燃燒類的工程活動至關

發表于 02-01 06:32 ?500次閱讀

多晶硅的用途包括哪些

成太陽能電池板。多晶硅可以將太陽光轉化為電能，并應用于太陽能發電系統，使之成為可再生能源的重要組成部分。半導體芯片制造：多晶硅是制造集成電路芯片的主要材料之一。通過將

發表于 01-23 16:01 ?8649次閱讀

晶體知識—晶粒長大與再結晶退火淺析

再結晶后，再繼續保溫或升溫，會使晶粒進一步長大。

發表于 01-13 11:42 ?2998次閱讀

打破生產瓶頸，ECRS工時分析助你一臂之力！# 工時分析

軟件

VIOOVI
發布于 :2024年01月10日 10:29:29

打破生產瓶頸，ECRS工時分析助你一臂之力# 工時分析# ECRS工時分析軟件

軟件

VIOOVI
發布于 :2023年12月25日 15:38:46