在對更快互聯網連接需求的推動下，有線電視行業開發了新的網絡架構，用于向用戶提供千兆服務。這種光纖深度方法使用遠程 PHY 設備 （RPD），通過使用數字光纖將關鍵硬件移近用戶。這與無線（蜂窩）網絡中的遠程射頻頭相當，雖然這節省了空間并減少了前端的散熱，但它為遠程設備帶來了新的設計挑戰。

雖然絕對頻率較低，但有線電視信號的帶寬比無線信號寬得多，從108 MHz到1218 MHz跨越幾個倍頻程，具有多個帶內諧波。RPD為設計人員帶來了一場完美的風暴，其中RF和混合信號硬件必須覆蓋更寬的頻率范圍，具有更高的RF功率、更低的本底噪聲和更好的線性度，同時消耗更少的直流功率。每個下游最終級RF放大器的典型功耗為18 W，對于4端口系統，這大約是140 W至160 W功率預算的50%，通常可以提供給RPD（并由RPD耗散）。

ADI公司的電纜數字預失真（DPD）效率增強技術應用于DPD優化功率倍增器（ADCA3992），結合高速數據轉換器技術的進步，可實現單個DAC（如AD9162）和單個ADC（如AD9208），并輔以高度集成的時鐘解決方案（HMC7044），使全頻段DPD成為現實。

本文介紹向遠程PHY的演變，以及ADI公司如何使用專有DPD解決效率和線性度挑戰，并將ADI的算法和IP核集成到OEM現有的FPGA實現中。

背景

自 60 多年前作為社區接入電視 （CATV） 推出以來，有線電視已從簡單的單向（僅下行）模擬鏈路發展為復雜的多模、多通道雙向系統（包括上行或反向路徑），支持模擬電視、基于 IP 的標準清晰度 （SD） 和高清 （HD） 數字電視，以及用于互聯網下載和上傳的高速數據。這些服務由多個系統運營商 （MSO） 提供。

有線數據和數字電視服務使用電纜系統接口規范（DOCSIS）提供給消費者，該規范由CableLabs和貢獻公司開發。前端（電纜調制解調器終端系統或CMTS）的配置經歷了多次演變，包括將EdgeQAM調制器作為獨立單元或作為融合電纜接入平臺（CCAP）的一部分與CMTS集成。對下游數據容量的需求現在正以約50%的復合年增長率（CAGR）增長，這意味著需求大約每21個月翻一番。1為了滿足這一需求，自 1997 年 DOCSIS 1.0 發布以來，下行數據速率已從 40 Mbps 增加到 1.2 Gbps（廣泛部署的 DOCSIS 3.0 實施）。

這些下行速度提升是通過多種技術的組合實現的，包括通道綁定、更復雜的調制（從 64 QAM 移動到 256 QAM）和更高的下行頻率上限（從 550 MHz 到 750 MHz 到 1002 MHz）。在美國，所有這些都是在保留傳統模擬電視服務中的 6 MHz 信道計劃（EuroDOCSIS 和 C-DOCSIS 為 8 MHz）的同時實施的，但為了支持高達 10 Gbps 的下行速率，有必要進行更根本的更改，并于 2013 年發布了 DOCSIS 3.1 標準。雖然 DOCSIS 3.1 繼續支持傳統標準，但它使用頻譜效率更高的正交頻分復用 （OFDM） 技術，通道帶寬高達 190 MHz，支持高達 4096 QAM。此外，下行頻率范圍的頻率上限增加了20%以上，達到1218 MHz，并可選擇擴展到1794 MHz。

隨著時間的推移沒有改變的一件事是使用阻抗為 75 Ω 的同軸電纜作為與用戶電纜調制解調器的物理鏈路。在 1990 年代之前，系統在前端和用戶之間使用 100% 同軸電纜，但目前的大多數部署都是混合光纖銅纜 （HFC）。在HFC中，模擬電光轉換器連接到前端的同軸輸出;然后使用光纖將信號傳輸到靠近服務區域的節點，然后通過光電轉換器，通過同軸電纜最終分配給用戶。通過架空或地下電纜與用戶進行最后一英里的連接已成為系統的瓶頸，但升級到光纖到戶（FTTH）鏈路非常昂貴且具有破壞性，電纜MSO決心充分利用其現有的同軸電纜資產。與雙絞線電話電纜相比，同軸電纜具有相對良性的環境，具有固有的干擾或串擾屏蔽，并且由于阻抗不匹配而導致的信號反射水平適中。然而，從節點到最遠用戶的典型距離可達1200英尺，頻率相關損耗特性非常顯著（108 MHz和1002 MHz之間有近17 dB的斜率），需要預加重或傾斜，由具有高通響應的RF濾波器插件實現。

圖1.使用 HFC 部署有線電視。

在典型的HFC部署中，如圖1所示，從光節點連接的單根干線同軸電纜為數百個用戶供電，多路RF分路器將信號分配到子組，分路器將引入電纜連接到單個用戶。在典型的節點 + n 系統中，寬帶升壓放大器定期插入網絡以提高信號電平，以確保電纜調制解調器具有足夠的信噪比 （SNR）。

為訂戶提供更大的數據容量

DOCSIS 干線電纜上的可用數據帶寬在所有連接的用戶之間共享，并且有兩個選項可以為所有用戶提供更多帶寬：

提高通過電纜的數據速率

減少連接到電纜的用戶數量

如前所述，通過使用通道綁定、高階調制方案以及擴展頻譜以提供更多可用通道，可以提高標題數據速率。然而，增加下游容量只是解決方案的一部分，因此網絡架構也已經發展到減少連接到節點的用戶數量，最初通過節點分段或節點拆分，將支持的用戶數量從最多 2000 個減少到不到 500 個。這種方法有效但昂貴。拆分或分段的替代方法是通過使用具有數字光纖鏈路的分布式接入架構 （DAA） 將物理層 （PHY） 與 CCAP 分離來修改網絡架構，如圖 2 所示。遠程PHY硬件包含下游調制和RF級以及上行RF級和解調。從 CCAP 中刪除體積龐大且耗電的 PHY 組件，還可以在前端位置使用邊緣路由器實現虛擬 CCAP。

圖2.帶遠程 PHY 的有線電視部署。

數字光纖提供比模擬光纖高得多的性能，具有更長的覆蓋范圍（在確定節點位置方面提供更大的靈活性），并支持單根光纖上大約五倍以上的波長。DAA方法還消除了傳統HFC網絡的電到光和光到電的轉換。這些轉換限制了光節點輸出端信號的動態范圍：模擬轉換的本底噪聲和線性度都會影響調制誤差比（MER），這決定了支持高數據速率所需的高階調制的能力。

挑戰？

光纖深度架構將通過更小的服務組規模、更大的頻譜分配自由度以及更好的下線 SNR 和 MER（對于 DOCSIS 3.1 中的高階調制至關重要）來為每個用戶提供更高的容量。由于數字光纖和新硬件距離用戶相對較近，因此也有可能獲得補充服務，例如在遠程PHY節點上增加Wi-Fi接入點。然而，下游模擬發射鏈中也存在一些新的設計挑戰。

DOCSIS 3.1 標準將下行頻率上限從 1002 MHz 擴展到 1218 MHz，這意味著必須傳輸相當于 35 個額外的 6 MHz 信道，并且圖 3 所示的上傾程度從 17 dB 增加到 21 dB。

圖3.傾斜補償，用于頻率相關的電纜損耗。

由于任何新系統都需要保持與現有部署的兼容性，并且最高 DOCSIS 3.0 通道（以 999 MHz 為中心）中的功率必須保持不變（通常為 57 dBmV），這意味著最高通道（以 1215 MHz 為中心）所需的射頻功率將為 61 dBmV。隨著通道的增加、傾斜度的增加以及電纜調制解調器對高SNR的需求，A類超線性功率放大器（功率倍增器混合）要求的輸出信號電平（節點輸出端口之前的最后一個有源元件）增加了一倍以上，達到76.8 dBmV的復合電平。為了滿足這種不斷增長的RF功率需求，混合設計人員必須將每個混合直流偏置功率從10 W左右提高到18 W，在某些情況下，還需要將直流電源電壓從行業標準值24 V提高到34 V。由于節點通常支持多達四個RF端口，每個端口都有自己的混合端口，并且通常由通過同軸電纜注入的60 V交流電源供電，因此這迫使設計發生重大變化，并產生了新的熱管理問題。

為了使用 DOCSIS 3.1 支持更高階的 QAM 配置文件，節點輸出端最苛刻的 MER 要求已從 43 dB 增加到 48 dB。2由于MER要求如此之高，DAC時鐘上的相位噪聲和雜散信號會開始對系統性能產生影響。功率倍增器的主要損傷是非線性失真，包括諧波和互調，直接影響MER以及帶內和帶外失真。在 108 MHz 到 1218 MHz 的多倍頻程工作范圍內，存在多個帶內偶次和奇次諧波，并且對于 185 個 D3.0 載波（或等效載波），存在一組非常復雜的 IM 產品。傾斜也具有重大影響，因為上部通道中的功率比最低通道中的功率大 100 倍以上，并且顯著的差異頻率產品可能會落在這里。峰均功率比 （PAPR） 可超過 12 dB。

所有這些因素共同構成了功率倍增器設計人員面臨的重大挑戰：更寬的帶寬、更高的平均和峰值功率以及更高的線性度。最新的A類GaAs/GaN推挽式混合器件（如ADCA3992）可以滿足帶寬、RF功率和線性度要求，但RF系統設計人員面臨的挑戰無疑是降低功耗和功耗：直流輸入約為18 W直流，RF輸出功率為650 mW（相當于76.8 dBmV復合材料）， DC-RF效率僅為3.6%。

什么是系統解決方案？

一旦混合型能夠支持所需的帶寬和功率，解決方案的第一部分是確保功率倍增器混合型（輸出端口之前的最后一個有源組件）被饋入干凈的信號。使用高性能寬帶16位RF DAC（如AD9162）和低相位噪聲、低雜散發射JESD204B兼容時鐘源（如HMC7044），可以在整個DOCSIS 3.1頻率范圍內在DAC輸出端實現約52 dB MER。

解決方案的第二部分更為復雜。理想情況下，任何解決方案都會同時提高功率倍增器的輸出功率能力并改善MER，同時降低功耗，但這些幾乎是相互排斥的：降低功耗會在恒定輸出功率下降低MER，或者需要回退RF功率以使MER保持恒定。雖然包絡跟蹤（ET）等技術可用于提高效率，但創建非常寬帶寬的包絡信號并對ET過程產生的顯著失真進行線性化將帶來額外的挑戰。

為了提高效率和MER改進，最具吸引力的解決方案是DPD，它幾乎在整個無線蜂窩行業中普遍采用。DPD允許用戶在更高效但更非線性的區域操作功率倍增器混合體，然后在數據發送到放大器之前先發制人地校正數字域中的失真。如圖4所示，DPD的作用是在數據到達放大器之前對數據進行整形，以抵消放大器產生的失真，從而擴展功率倍增器的線性范圍。

圖4.數字預失真。

憑借擴展的線性工作范圍，DPD提供了額外的自由度，允許放大器在降低的偏置電流或電源電壓下運行（降低功耗）或改善MER和誤碼率（BER），甚至可以將兩者結合起來。盡管DPD已廣泛用于無線蜂窩基礎設施，但在電纜環境中實施DPD具有獨特且具有挑戰性的要求。其中包括在超寬帶寬上應用線性化，最大限度地降低實現DPD所需的數字信號處理中的功耗，以及在高度傾斜的頻譜下工作。所有這些都必須通過對硬件、FPGA和軟件進行適度的更改（和成本增加）來實現。

由于通過將放大器驅動到非線性工作區來提高效率，因此多個帶內失真產物對DPD提出了獨特的挑戰。不僅信號帶寬大，而且它在頻譜上的位置（距離直流僅108 MHz），對DPD提出了挑戰。電纜信號的性質與無線信號非常不同，無線信號的帶寬（例如，60 MHz）遠小于RF中心頻率（例如，2140 MHz）。在典型的 108 MHz 至 1218 MHz DOCSIS 3.1 下行分配中，所需的信號帶寬為 1110 MHz，中心頻率為 663 MHz。 所有非線性系統中都會發生諧波失真;電纜DPD的重點是帶內諧波失真產品。在典型的無線系統中，三階和五階諧波是最重要的，因為其他產物會脫離帶外，可以通過常規濾波去除。在典型的電纜部署中，最低載波的前 11 次諧波落在帶內。

圖5.寬帶諧波失真對寬帶電纜應用的影響。

與僅關注奇次諧波的無線蜂窩相比，在電纜應用中，偶數項和奇數項都落在帶內，從而產生多個重疊的失真區域。這對任何DPD解決方案的復雜性和精密度都有一些嚴重影響，因為算法必須超越簡單的窄帶假設。DPD解決方案必須適應每個諧波失真的階數。每個階 k 需要 ?k/2? + 1 項（二階：k = 2 → 2 項，三階：k = 3 → 2 項，四階：k = 4 → 3 項，依此類推）。在窄帶系統中，偶數階項可以忽略，奇數階在感興趣的波段內各產生一項。電纜應用中的DPD必須同時關注奇次諧波和偶次諧波失真，并考慮每個階可以有多個重疊的帶內元件。

定位諧波失真校正

考慮到在復雜基帶上完成處理的傳統窄帶DPD解決方案，我們主要關注的是對稱位于載波周圍的諧波失真。在寬帶電纜系統中，盡管對于位于第一次諧波周圍的那些項保持了對稱性，但對于高次諧波產物，它不再適用。

圖6.寬帶DPD復雜基帶處理中的頻偏要求。（a） 在復基帶上進行的常規窄帶DPD處理。（b） 寬帶電纜 DPD、OOB HD 必須進行頻率偏移，以允許射頻上變頻。

如圖6a所示，傳統的窄帶DPD是在復基帶上實現的。在這些情況下，只有第一個諧波產物落在帶內，因此它們的基帶表示直接轉換為RF。當我們考慮寬帶電纜DPD（圖6b）時，較高的諧波失真必須是頻率偏移，以便上變頻后的基帶表示在實際RF頻譜中正確定位。

圖7.理想化的DPD實現，沒有帶寬限制。

圖7概述了DPD實現。在理想情況下，從數字上變頻器（DUC）通過DPD到DAC和功率倍增器的路徑將沒有帶寬限制。同樣，觀察路徑上的ADC將數字化全帶寬。請注意，為了便于說明，顯示了 2× 帶寬的信號路徑;在某些無線蜂窩應用中，這可能會擴展到3×到5×。理想的實現方案是DPD產生帶內和帶外項，完全消除PA引入的失真。重要的是要注意，為了準確消除，項的創建遠遠超出了目標信號的帶寬。在實際實現中，信號路徑具有帶寬限制和傾斜特性，這會改變DPD性能。

ADI公司為電纜開發了一種完整的實時、閉環、自適應DPD解決方案，包括FPGA結構中的執行器和嵌入式處理器中基于軟件的自適應。該實施使用英特爾 Arria 10 660 FPGA，帶有嵌入式 ARMCortex 處理器。DPD IP 內核和 ARM 的功耗為 5.3 W，但對于新一代 FPGA 或過渡到 ASIC，預計此功耗將低于 3 W。??? ?

結果

圖8顯示了ADCA3992的測試結果，該ADCA3992在76.8 dBmV總復合功率下工作，電源電壓為34 V，偏置電流為400 mA（13.6 W直流電源）。

圖8.ADCA3992在76.8 dBmV下的性能，不帶DPD（藍色）和DPD（橙色）。

測試信號是一系列 DOCSIS 3.0 載波，中心頻率為 111 MHz 至 1215 MHz，傾斜度為 21 dB。引入了少量間隙以允許查看整個頻段的失真。可以觀察到，頻段底部的失真改善了約6 dB，頻段頂部的失真超過8 dB。

與標稱非DPD功率倍增器電流530 mA相比，直流功耗節省4.4 W，因此對于4端口系統，總功耗節省為17.6 W減去FPGA功率5.3 W，從而凈節省12.3 W。這顯著降低了 4 端口系統的功耗（和散熱），從 72 W 降至 59.7 W。每個倍增器的偏置電流可能會進一步回退至350 mA （11.9 W），同時仍能滿足41 dB的目標MER，從而使系統凈節省19.2 W。

結論

盡管高速移動數據和光纖的可用性越來越高，但現有最后一英里網絡的龐大足跡及其相對良性的電氣特性確保它們在可預見的未來仍將是向消費者提供語音、視頻和數據服務的重要載體。隨著有線網絡過渡到 DOCSIS 3.1 及其演進，滿足系統性能要求（如更寬的頻率范圍、更高的功率、更好的調制精度和更高的功率效率）變得越來越困難。

DPD提供了一種解決這些相互沖突的要求的方法，盡管它在電纜應用中的實施帶來了獨特而困難的挑戰。ADI公司開發了一套完整的系統解決方案來應對這些挑戰，其中包括混合信號芯片（DAC、ADC和時鐘）、RF功率模塊（GaN/GaAs混合）和高級算法。這三種技術的結合為設備制造商提供了一種高性能的適應性解決方案，可以靈活地在功耗和系統性能之間進行權衡，同時將妥協降至最低。軟件定義的線性化還支持直接過渡到下一代電纜技術，這些技術有望包含全雙工 （FD）、擴展帶寬（至 1794 MHz）和包絡跟蹤 （ET）。

審核編輯：郭婷