作者：Peter Delos and Jarrett Liner

在雷達應用中，相位噪聲是需要高雜波衰減的系統的關鍵性能指標。相位噪聲是所有無線電系統關注的問題，但雷達尤其需要相位噪聲性能，頻率偏移比通信系統更接近載波。

這些高性能系統中的系統設計人員將選擇超低相位噪聲振蕩器，從噪聲角度來看，信號鏈的目標是將振蕩器相位噪聲曲線的退化降至最低。這需要對信號鏈中的各種元件進行殘余或附加相位噪聲測量。

最近發布的高速數模轉換器（DAC）對于頻率轉換級所需的任何LO的波形生成和頻率創建都極具吸引力。然而，雷達物鏡對DAC相位噪聲性能提出了挑戰。

圖1.AD9164相位噪聲改善

在本文中，我們將展示使用AD9164 DAC在10 kHz失調下測得的改進超過10 dB。圖1顯示了改進情況，我們將討論如何通過電源穩壓器選擇和測試設置改進的組合來實現結果。

相位噪聲定義

相位噪聲是周期信號過零偏差的量度。考慮具有相位波動的余弦波

相位噪聲由相位變化的功率譜密度確定

線性術語中，單側相位噪聲定義為

相位噪聲通常以dBc/Hz為單位表示，從10log（L（f）開始）。然后繪制相對于RF載波的偏移頻率的相位噪聲數據。

圖2.相位噪聲圖法。

相位噪聲的一個重要進一步定義是絕對相位噪聲與殘余相位噪聲。絕對相位噪聲是在系統中測量的總相位噪聲。殘余相位噪聲是被測器件的附加相位噪聲。這種區別在測試設置和確定系統中組件級相位噪聲貢獻的過程中變得至關重要。

DAC/DDS 相位噪聲測量方法

本節中的圖說明了DDS相位噪聲測試設置。對于DAC相位噪聲測量，假設DAC用作直接數字頻率合成器（DDS）子系統的一部分。DDS通過數字正弦波模式實現到DAC，該DAC可以位于單片IC中，也可以是FPGA或ASIC與DAC通信。在現代DDS設計中，數字相位誤差可以遠小于DAC誤差，DDS相位噪聲測量通常受到DAC性能的限制。

最簡單和最常見的測試設置如圖3所示。時鐘源用于DDS，DDS輸出饋送到互相關型相位噪聲分析儀。這很容易實現，因為只需要一個 DDS。但是，使用此測試設置，無法提取振蕩器貢獻以僅顯示DDS相位噪聲。

圖3.絕對相位噪聲 DDS 測試設置包括 DAC 和振蕩器噪聲。

圖4顯示了從測量中消除振蕩器相位噪聲的兩種常用方法，從而提供殘余噪聲測量。測量的缺點是測試設置中需要額外的DAC。但是，其好處是可以更好地指示DAC相位噪聲貢獻，可以應用于系統級分析預算。

圖4a.DDS使用鑒相器方法測量殘余相位噪聲。

圖4a顯示了鑒相器方法。在這種情況下，使用兩個DAC，振蕩器的貢獻在下變頻至直流時從兩個DUT中減去。

圖4b.DDS使用互相關法測量殘余相位噪聲。

圖4b顯示了使用互相關相位噪聲分析的方法。在這種情況下，DDS2和DDS3用于將時鐘貢獻轉換為測量的LO端口，在互相關算法中去除它們的貢獻，并在測量中獲得DDS1殘余相位噪聲。

電源噪聲貢獻

在低噪聲模擬和RF設計中，電源噪聲是需要考慮的眾所周知的因素。周期性調制到RF載波上的電源紋波，并在等于紋波頻率的頻率偏移處在RF載波上產生雜散。穩壓器1/f噪聲也會調制到RF載波上，并影響相位噪聲曲線。圖 5 說明了這些原理。

圖5.調制到RF載波上的電源缺陷。

測量結果

在研究真正的DAC相位噪聲性能時，考慮了測試設置和穩壓器噪聲性能。

最初的DAC評估板包括用于模擬和時鐘電壓的ADP1740穩壓器。將噪聲頻譜密度與最近發布的超低噪聲穩壓器進行了比較，并選擇了ADM7155。圖6顯示了產品數據手冊中所示的噪聲密度比較。電源修改只是將ADM7155用于AD9164時鐘（數據手冊引腳VDD12_CLK）和模擬電壓（數據手冊引腳VDD12A）。

圖6.穩壓器噪聲密度比較。請注意Y軸單位——ADM7155改進了一個數量級。

接下來，考慮殘余相位噪聲測量的測試設置選項。羅德與施瓦茨FSWP選擇互相關方法主要是出于可用性和便利性。使用的測試設置如圖7所示。

圖7.AD9164相位噪聲測量的測試設置

圖8.AD9164 800 MHz輸出相位噪聲比較

圖 8 是三種情況的測量結果。采用絕對相位噪聲方法進行的初始評估板測量結果顯示為紅色曲線。淺藍色曲線也是絕對測量值，但隨著調節器的改進。深藍色曲線是殘余相位噪聲測量值，還包括穩壓器改進。

測量表明初始測量中有三個一般限制區域，這些區域在調查開始時并不明顯。低于1 kHz的頻率受到時鐘源噪聲接近的限制。1 kHz至100 kHz的頻率受到穩壓器選擇的限制。100 kHz以上的頻率受到時鐘源的限制。10 MHz以上的急劇下降是時鐘源的貢獻，因為使用的時鐘是產生6 GHz的乘法晶體振蕩器，滾降來自乘法級中使用的RF濾波器。

在額外的DAC頻率下進行了穩壓器改進的殘余相位噪聲測量，圖9總結了幾個。這些修改在多個評估板上重復，所有案例都顯示出相同的改進結果。

Figure 9. AD9164 residual phase noise measurements with low noise regulator improvement.

具有類似噪聲密度的超低噪聲穩壓器系列如表1所示。如圖所示，對DAC相位噪聲的影響很大，對于RF系統中需要最佳相位噪聲性能的任何區域，也建議考慮這些影響。

總結

對基本定義、絕對與殘余相位噪聲、DAC相位噪聲測量測試設置和穩壓器噪聲貢獻進行了相位噪聲審查。

通過包括殘余相位噪聲測試方法和最佳穩壓器選擇，證明了DAC相位噪聲的改善。最終結果是，當模擬電壓和時鐘電壓由ADI公司的低噪聲穩壓器系列供電時，AD9164現在成為基于DDS的超低相位噪聲應用的使能器。

審核編輯：郭婷