幾乎每個射頻和微波系統(tǒng)都需要頻率合成器。頻率合成器產(chǎn)生本地振蕩器信號，驅(qū)動混頻器、調(diào)制器、解調(diào)器以及許多其他射頻和微波組件。創(chuàng)建頻率合成器（通常被認為是系統(tǒng)的心跳）的一種方法是使用鎖相環(huán)（PLL）頻率合成器。

傳統(tǒng)上，一個簡單的PLL對壓控振蕩器（VCO）輸出頻率進行劃分，將其與參考信號進行比較，然后調(diào)整VCO控制電壓以調(diào)整其輸出頻率。多年來，PLL和VCO一直是兩個獨立的芯片 - 分立解決方案。VCO 創(chuàng)建實際輸出信號;PLL監(jiān)視輸出信號并調(diào)諧VCO以將其鎖定相對于已知參考信號。

分立式解決方案有許多優(yōu)點：

每個分立芯片都可以設(shè)計為提供其最佳性能。

PLL和VCO之間的物理距離降低了交叉耦合效應(yīng)，并最大限度地減少了輸出上不需要的雜散信號。

如果環(huán)路中的一個芯片損壞，則需要更換的組件更少。

分立式解決方案在合成器行業(yè)長期占據(jù)主導(dǎo)地位，但也有缺點。一個主要問題是分立解決方案需要大量的電路板空間來容納兩個芯片及其所有支持元件。這導(dǎo)致更大的最終產(chǎn)品和更高的成本。

分立式解決方案的另一個主要問題是傳統(tǒng)VCO的輸出頻率范圍很窄。典型VCO帶寬為50 MHz至500 MHz;可以上升到2 GHz左右，但這需要一個基于運算放大器的有源濾波器。對于任何想要實現(xiàn)頻率范圍更寬的系統(tǒng)的人來說，這都是一個重大挑戰(zhàn)。為了創(chuàng)建更寬的頻率范圍頻率合成器，需要多個PLL、VCO、支持組件、濾波、開關(guān)和電源！這成倍增加電路板空間和設(shè)計成本。分立式解決方案不僅會影響電路板設(shè)計，而且在確定、創(chuàng)建軟件和控制每個器件的庫存方面還有大量的開銷工作。

大約 10 年前，基于 PLL 的合成器行業(yè)取得了突破。第一個集成的PLL和VCO（PLL/VCO）開始出現(xiàn)在市場上。這一重大發(fā)展意味著電路板可以更小，成本可以更低，開銷可以大大減少。集成解決方案還意味著VCO架構(gòu)可以改變，從一個組件創(chuàng)建寬帶頻率合成器。讓我們探討一下VCO架構(gòu)，以及向集成VCO的轉(zhuǎn)變?nèi)绾未蜷_了頻率合成器性能的大門。

傳統(tǒng)的VCO是簡單的器件——電壓施加到VCO上的調(diào)諧引腳，并輸出一定的頻率;電壓增加，輸出頻率增加;電壓降低，輸出頻率降低。圖1顯示了GaAs MMIC VCO的調(diào)諧電壓與輸出頻率的示例——13 V調(diào)諧范圍需要有源濾波器或帶高壓電荷泵的PLL。

圖1.傳統(tǒng)VCO——調(diào)諧電壓與輸出頻率的關(guān)系。

集成的 PLL/VCO 解決方案使用基于傳統(tǒng)架構(gòu)的不同類型的 VCO 架構(gòu)。集成的PLL/VCO有效地并排結(jié)合了多個傳統(tǒng)VCO，以創(chuàng)建具有極寬帶寬的VCO。每個單獨的VCO（通過切換電容器輸入和輸出）稱為頻段。PLL和VCO集成在一個芯片上，這使得多頻段架構(gòu)成為可能。每當(dāng)用戶想要鎖定到新頻率時，器件都會啟動VCO校準過程，芯片快速對VCO頻段進行分類，并為所需的輸出頻率選擇最佳頻段。一旦選擇了VCO頻段，PLL就會鎖定環(huán)路，并將輸出保持在所需的頻率。

第一代PLL/VCO芯片的帶寬超過4 GHz！將其與分立的100 MHz至300 MHz帶寬進行比較，相對于以前所需的PLL、VCO、濾波器和開關(guān)組，該頻率范圍可以從微小的芯片實現(xiàn)。圖2顯示了多頻段PLL/VCO的調(diào)諧電壓與輸出頻率的關(guān)系。在本例中，基波VCO輸出范圍指定為2200 MHz至4400 MHz。在VCO輸出之后，在芯片內(nèi)部有一組分頻器，可以將信號分頻至低至35 MHz;因此，>4 GHz 帶寬全部來自一個 5 mm × 5 mm 封裝。

圖2.多頻段VCO—調(diào)諧電壓與輸出頻率的關(guān)系。

雖然這項突破性技術(shù)在頻率范圍、電路板空間、成本和開銷方面向前邁出了一大步，但仍存在一些缺點，使集成解決方案無法完全取代分立式解決方案。在許多應(yīng)用中，最重要的性能規(guī)格（頻率范圍之后）是相位噪聲。

為什么相位噪聲如此重要？想象一個通過晴朗空氣傳輸信號的系統(tǒng)。假設(shè)發(fā)射天線處傳輸信號的信噪比為 50 dB。這意味著，接收器應(yīng)該接收的信號比傳輸信號兩側(cè)的噪聲強 50 dB;也就是說，在附近的較高和較低頻率下。假設(shè)該信號可以在信號功率衰減為噪聲并且傳輸丟失之前傳播 10 英里。現(xiàn)在，假設(shè)頻率合成器的相位噪聲提高了3 dB。這意味著傳輸信號的信噪比為53 dB。因此，傳輸?shù)男盘柟β适侵暗?0英里范圍信號的兩倍，因此可以在衰減成噪聲之前傳播得更遠。更遠的距離意味著需要更少的中繼器/發(fā)射器，并且可以降低成本。

除了這個通信示例之外，電子測試和測量界還推動了相位噪聲性能。無論通信行業(yè)使用何種相位噪聲性能，電子測試和測量儀器都需要更好的相位噪聲性能，以便能夠測量通信協(xié)議。

雖然許多解決方案能夠從分立式轉(zhuǎn)向集成式，從而節(jié)省數(shù)百萬美元，但第一代PLL/VCO的相位噪聲性能根本不足以取代許多低相位噪聲要求的應(yīng)用。除了相位噪聲性能外，與許多需要分立PLL和VCO的應(yīng)用相比，頻率范圍仍然相當(dāng)?shù)汀?/p>

頻率范圍問題可以通過倍頻器和其他乘法器來緩解，但這些倍頻器耗電，會增加解決方案的成本和電路板空間。

幸運的是，在推出這些集成解決方案的同時，已經(jīng)開始開發(fā)新的IC工藝，以實現(xiàn)備受追捧的相位噪聲和頻率范圍改進。

因此，在這一點上，第二代集成PLL/VCO已經(jīng)準備就緒。要求是：

輸出頻率大于 4.4 GHz。

相位噪聲性能可與分立解決方案相媲美。

集成在單個小型封裝中的PLL和VCO。

成本低于分立式解決方案。

2014年底，第二代集成PLL/VCO問世。產(chǎn)品開始出現(xiàn)在市場上，其輸出頻率范圍大于10 GHz，相位噪聲可與分立VCO相媲美，5 mm×5 mm封裝，價格低于類似的分立PLL和VCO解決方案（頻率范圍要窄得多）。

例如，ADI公司的ADF4355系列滿足了第二代產(chǎn)品的所有要求：

輸出頻率為 50 MHz 至 13.6 GHz（一個端口為 ≤6.8 GHz，≥另一個端口為 6.8 GHz）。

相位噪聲：

10 GHz 時的傳統(tǒng)分立式 VCO：100 kHz 偏移時為 –110 dBc/Hz，1 MHz 偏移時為 –135 dBc/Hz。分立VCO在頻率范圍和相位噪聲性能之間進行權(quán)衡。

ADF4355系列在10 GHz時：100 kHz失調(diào)時為–106.5 dBc/Hz，在1 MHz偏移時為–130 dBc/Hz。

5 mm × 5 mm LFCSP 封裝。

各個系列的價格各不相同，但成本低于分立式解決方案。

現(xiàn)在，用戶可以享受分立解決方案的所有相位噪聲性能優(yōu)勢，以及集成解決方案的所有其他優(yōu)勢。作為額外的好處，PLL技術(shù)也經(jīng)過多年的發(fā)展，因此第二代PLL/VCO器件也具有各種PLL性能增強功能。

對于第一代PLL/VCO，PLL模塊的最大鑒頻檢測器（PFD）頻率約為32 MHz，小數(shù)N分頻器分辨率約為12位。這種組合意味著典型的通道分辨率在幾十千赫茲。第二代PLL/VCO的最大PFD頻率大于100 MHz，小數(shù)N分頻器分辨率為25位甚至高達49位。這有兩個主要好處——更高的PFD頻率允許更低的PLL相位噪聲（PFD頻率每增加一倍意味著N分壓器可以減半，因此N分壓器噪聲貢獻下降3 dB）;25 位甚至更高的分辨率可實現(xiàn)精確的頻率生成和亞 Hz 通道間隔。

雜散性能

集成PLL/VCO的一個重要方面需要討論。上面列出的分立解決方案的優(yōu)點之一是，兩個芯片之間的物理隔離減少了PLL和VCO之間的交叉耦合，從而降低了不需要的雜散信號的功率。當(dāng)PLL和VCO集成時，雜散性能不可避免地會下降。市場上的一些器件設(shè)法將這種衰減保持在非常低的水平，并且對于PLL/VCO而言具有令人驚訝的良好雜散性能，例如HMC830。其他PLL/VCO器件需要額外的應(yīng)用工作，以改善某些高性能產(chǎn)品的雜散水平。

改變PFD頻率以消除整數(shù)邊界雜散

一種技術(shù)是使用頻率規(guī)劃算法改變PLL的PFD頻率。這可以將由PFD塊引起的雜散信號移動到它們沒有強烈影響并且?guī)缀醣幌膮^(qū)域。本文“分析、優(yōu)化和消除具有高達 13.6 GHz VCO 的鎖相環(huán)中的整數(shù)邊界雜散”中對此進行了詳細介紹。

隔離鎖相環(huán)和虛擬通道

如上所述，PLL和VCO電路的緊密接近會導(dǎo)致不必要的耦合。為了緩解這種情況，可以使用兩種芯片解決方案來物理分離PLL和VCO電路。這提供了低雜散信號的分立優(yōu)勢和寬輸出頻率范圍的集成優(yōu)勢。

ADI公司的分立式小數(shù)N分頻PLL產(chǎn)品組合的HMC704非常適合此任務(wù)。在該解決方案中，其中一個VCO輸出信號（所有ADF4355系列都有兩個輸出）饋送到HMC704（該信號上的可選10 dB衰減器有助于進一步降低雜散電平）。ADF4355 PLL最初用于完成VCO校準并鎖定至所需頻率。然后，ADF4355 PLL部分可以關(guān)閉，方法是對電荷泵進行三重處理并保持計數(shù)器復(fù)位，從而消除PLL中的任何雜散，HMC704將保持環(huán)路鎖定。這樣做有幾個好處：

在與VCO不同的芯片中使用PLL可降低雜散功率。

HMC704固有的雜散性能優(yōu)于ADF4355 PLL，因此雜散性能進一步降低。

HMC704的歸一化相位本底噪聲低于ADF4355 PLL，因此頻率合成器輸出端的噪聲更低。

為了完成環(huán)路，HMC704電荷泵輸出連接到環(huán)路濾波器。環(huán)路濾波器輸出必須連接到ADF4355 VTUNE引腳。當(dāng)環(huán)路鎖定時，HMC704僅在PLL上工作，ADF5355僅作為VCO工作。為了完全消除ADF4355 PLL中的雜散，必須在不使用ADF4355 PLL時將ADF4355基準輸入引腳接地。幸運的是，HMC704提供了一種簡單的方法。HMC704具有通用輸出（GPO）引腳——該引腳可直接連接到ADF4355基準輸入引腳。當(dāng)ADF4355需要基準信號（用于VCO校準）時，HMC704可以將其參考信號路由到GPO引腳;當(dāng)需要將ADF4355基準輸入引腳接地時，可以將HMC704編程為在GPO引腳上輸出GND。圖3顯示了該電路。

圖3.使用外部HMC704 PLL鎖定ADF4355，以改善雜散性能。

ADI公司發(fā)布了具有第二代PLL/VCO性能的四款關(guān)鍵器件ADF4355系列。該系列中有四種設(shè)備;除了頻率范圍外，三個非常相似，一個是低功耗變體。

ADF4355-2：集成PLL/VCO，輸出頻率為53 MHz至4400 MHz。

ADF4355：集成PLL/VCO，輸出頻率為53 MHz至6800 MHz。

ADF5355：集成PLL/VCO，輸出頻率為53 MHz至13，600 MHz。

ADF4355-3：低功耗集成PLL/VCO，輸出頻率為51 MHz至6600 MHz。

審核編輯：郭婷