對于許多需要非易失性存儲器的存儲器系統，達拉斯半導體NV SRAM提供了SRAM的易于實施性，以及寫保護電路和10年的信息存儲能力。NV SRAM在檢測到超出容差條件（通常在V的10%時）時自動寫保護自己抄送），使其成為在電源故障期間保護數據的安全容器。

NV SRAM的安全寫保護策略沒有解決的一個問題是：在 電源故障？如果電壓已降至 V 的 10%抄送，執行任何系統內務管理功能（例如存儲數據和存儲）的時間已經用完了 微處理器的狀態。要真正滿足“在寫保護存儲器之前保存數據”的需求，需要一種在電源降至 V 的 10% 之前檢測即將發生的電源故障的方法。抄送以便微處理器可以執行這些內務管理功能。

完成此任務的一種方法是使用第二個電壓監控設備。達拉斯半導體公司生產DS1233B，這是一款5V-5%電壓監測器，采用3引腳TO-92封裝。該 5% 監視器在檢測到超出容差條件時立即驅動低電平有效復位信號 RST-bar。該低電平有效信號可用作微處理器的IRQ-bar輸入，為微處理器提供電源正在掉落的高級警告，并在系統的非易失性存儲器受到寫保護之前有時間處理中斷。下圖說明了此概念。

5V - 5% IRQ 條生成

您可能想知道 5V 電源中 5% 到 10% 的壓降時間對微處理器可能有什么用處。畢竟，當電源經歷硬故障時，電源不會迅速下降嗎？答案是，是的，他們當然會。但是，幸運的是，微處理器可以更快地處理中斷和處理信息。所需要的只是配置系統的中斷服務軟件，以便它快速識別和服務外部中斷。下面是一個例子，說明這次是多么有用。

為了便于討論，讓我們對相關系統內部存在的條件做出幾個假設。讓我們假設：

電源下降迅速，只需 300 微秒即可從 4.75 伏降至 4.0 伏。

所討論的微處理器以相對適中的25MHz時鐘速度運行。

該微處理器是一種常見的8位設備，需要六個時鐘來執行單個指令。

有了這組給定，處理器應該能夠在5V電源上的5%和10%跳變點之間執行多少條指令？

1/25MHz = 40ns 時鐘

6 個時鐘/指令 = 每條指令 240ns

（4.75-4.00）/300 μs = 0.0025V/μs

5% - 10% 壓降 = 0.25V;因此 5%-10% 的跌落 = 100μs

每條指令 100μs/240ns = 416 條指令

擁有 416 條可執行指令與在斷電期間沒有可執行指令相比，在保存 256 字節信息或丟失信息、保存處理器狀態機或丟失信息方面有很大的不同。此外，可以通過設計修改變量，為處理器提供更多時間。通過增加電容可以減緩電源故障期間電壓的下降速度?？梢允褂眯枰儆诹鶄€時鐘來執行指令的處理器。在任何情況下，將DS1233B與NV SRAM要求結合使用，可以為您提供額外的時間，以執行有序的系統關斷，而不會損壞存儲器或使微處理器失控。

審核編輯：郭婷