本設計筆記展示了 DDR 存儲器端接電源如何供應和吸收 6A 電流，同時保持 1.8V 或 2.5V 電源的穩壓基準電壓。該電路為 DDR 同步 DRAM （SDRAM） IC 提供終止電壓。具有MAX1637降壓控制器。

工作站和服務器的高速內存包含雙倍數據速率 （DDR） 同步 DRAM （SDRAM）。這些存儲器IC工作在2.5V或1.8V的電源電壓下，需要等于電源電壓一半的基準電壓（V裁判= 1/2VDD).其邏輯輸出通過電阻器連接到終止電壓 V電傳，等于 和軌道 V裁判.即 V電傳必須根據需要提供或吸收電流，同時保持 V電傳= V裁判±0.04V.

圖1的電路提供此V電傳2.5V 和 1.8V 存儲器系統的終止電壓（具有 6A 拉電流/灌電流能力）。U1 是一款低壓降壓控制器，其最低工作電壓 （3.15V） 與大多數計算機系統中的 3.3V I/O 邏輯電源兼容。U1的強制PWM工作模式可以根據需要吸收或拉出輸出電流，以維持穩定的輸出電壓，其最大灌電流等于其最大源電流。（當灌電流時，它會將一些電流返回到輸入電源。

圖1.此 DDR 存儲器終端電源可提供 6A 的源電流和灌電流，同時保持穩定的 1/2V 電壓DD（適用于 1.8V 或 2.5V 電源）。

運算放大器 U2 與 1/2V 的比較DD（由 R5 和 R6 創建）與 V裁判從U1產生誤差信號，通過R2施加到U1的反饋端子（引腳3）。該動作強制 V電傳輸出（本例中為0.9V）至跟蹤1/2VDD.U2具有此應用所需的性能：低輸入失調電壓、低輸入偏置電流和軌到軌輸出能力。提供 1/2VDD對于內存系統，您可能需要向 R5/R6 分頻器添加緩沖區。

審核編輯：郭婷