隨著集成電路工藝尺寸的不斷降低，靜態功耗在總功耗中所占的比例越來越大，甚至是主要位置（65nm工藝下，某些情況下靜態功耗占總功耗的50%）。 在實際的電路中存在著各種寄生效應，產生各種漏電流，帶來靜態功耗。

隨著低功耗技術的不斷發展，可以采用晶體管堆棧、電源門控、多閾值CMOS、電源電壓縮放以及襯底偏壓調節等技術來減少電路的漏電功耗。

一、襯底偏壓技術

先簡單回顧下MOSFET的導通過程。

當Vg從0V開始上升的時候，p襯底中的多子空穴會被趕離柵區從而留下負電荷（空穴無法移動，實際上是電子的移動，電子從襯底被抽取上來，與p型半導體中的受主雜質例如硼結合，使得共價鍵飽和，既沒有可移動的電子，也沒有可移動的空穴）； 此時柵極與襯底構成電容器的兩極，因此襯底上負電荷的量和柵上正電荷的量相同； 由于p型半導體中是多子空穴導電，最終在p型襯底中形成一個多子耗盡的區域即耗盡層；

隨著Vg增加，耗盡層寬度以及，氧化物和硅界面處的電勢也增加； 這時結構類似兩個電容串聯：柵氧化層電容（Cox，這是一個固定電容，Cox = εox/dox）和耗盡層電容（Cdep，這是一個可變電容，Cdep = εdep/ddep，ddep耗盡層寬度會增加）；

當Vg進一步增加的時候，源漏之間的柵氧下就形成了載流子溝道； 形成溝道所對應的Vg成為閾值電壓Vth；

Vth通常定義為界面的電子濃度等于p型襯底的多子濃度時的柵壓； Vth有如下表達式：

其中Qdep是耗盡層的電荷；

以上討論都是假設襯底和源端是接地的，如果NMOS的襯底電壓Vb比源端電壓Vg小的時候會發生什么情況。

假設Vs=Vd=0，Vg略小于Vth使得柵下形成耗盡層但是還沒有反型層形成。 當Vb變得更負的時候，將會有更多的空穴被吸引到襯底，同時留下大量的負電荷，耗盡層變得更寬了，由Vth的表達式可知，閾值電壓是耗盡層電荷總數的函數，因為在反型之前，柵上的電荷是等于耗盡層電荷的。

因此，隨著Vb的下降，Qd增加，Vth也增加。 這稱為反向襯底偏置或者體效應，可以表達為如下公式：

而閾值電壓的增大，可以降低晶體管的漏電流，這種低功耗技術就稱為反向襯底偏置技術。

上述討論同時適用于PMOS，區別在于，對于PMOS來說，襯底加正偏壓，Vsb < 0時閾值電壓會增大。

二、襯底偏壓的版圖實現

對于單阱工藝（Nwell）而言，所有NMOS的襯底都是接在一起的，因此我們無法給不同器件的P襯底分別供電。 但是對于PMOS而言，它們的Nwell其實是可以提供不同于VDD的電位的（有的標準單元庫是可以給Nwell單獨供電的），另外標準單元的Nwell并不是連續的，而是一排一排的。

無法實現襯底偏置

提供襯底連接的pin，VBN和VBP

三、自適應襯底偏壓調節技術

晶體管的漏電流有多種組成，如下圖所示：

而各種漏電流隨襯底偏置電壓的變化趨勢也并不相同，單調的施加襯底偏置電壓并不一定會減小總體的靜態功耗。

有研究表明，當處于關斷狀態的晶體管所產生的亞閾值電流等于帶到帶遂穿電流時，器件的總體漏電流達到最小值，此時所對應的襯底偏壓值就是最佳值。

因此，可以設計出一個電路，該電路能夠自動將襯底偏置電壓調整至當前條件下（不同溫度、電壓、工藝）的最佳值。 這個電路一般被稱之為Body Bias Generator。

關于襯底偏壓技術在設計中的實現，有很多地方需要特別關注。

四、襯底偏壓對亞閾值電流的影響

此前我們一直假設當Vgs下降到低于Vth時，MOSFET就會突然關斷，實際上當Vgs小于Vth時，一個微弱的反型層是存在的，并且存在一些源漏電流，這種現象被稱作亞閾值導電。

MOS的亞閾值特性如下圖，當Vgs小于Vth時，漏電流Id并不為0，那么在包含數百萬門的大規模集成電路中，亞閾值電流就會帶來顯著的功耗。 因此設計電路的時候必須考慮這個因素，閾值電壓必須在合理的范圍內，以確保柵壓零偏的時候亞閾值電流不至于過大。

下圖給出來NMOS施加不同的體源電壓時，亞閾值電流的特性； Vgs一定時，當襯底反偏，即Vb小于0，Vbs < 0的時候，Id呈指數級下降。

五、FD-SOI與襯底偏置

FD-SOI，Fully Depleted Silicon OnIsulation，全耗盡絕緣體上硅器件，主要應用在汽車電子、軍事和航空航天等領域。

SOI器件中，氧化層埋層隔離了襯底和頂層硅薄膜層，器件就做在頂層的硅薄層中。

在體CMOS中，各種寄生電容非常多； 而在SOICMOS中，器件依靠氧化物隔離，隔離效果更好； 并且由于阱之間是不接觸的，因此不存在漏電和閂鎖效應。

對于FD-SOI器件，它并不是通過調整溝道摻雜濃度來調節閾值電壓，因為FD-SOI器件的氧化埋層很薄，只有20nm； 這么薄的氧化埋層，可以當做是FD-SOI的第二個柵氧化層，襯底就是柵極（類似FIN-FET的結構）。

所以只需要調節背面偏置電壓，就可以獲得不同的閾值電壓。