高精度應用需要精心設計的低噪聲模擬前端才能獲得最佳SNR，這需要采用明智的方法來選擇ADC，以全面準確地捕獲傳感器信號。選擇驅動器運算放大器和基準電壓源等支持元件以優化整體電路性能。

真實世界的信號，如振動、溫度、壓力和光，在數字域中進一步處理數據之前，需要精確的信號調理和信號轉換。為了克服當今高精度應用中的許多挑戰，需要一個設計良好的低噪聲模擬前端來獲得最佳SNR。許多系統負擔不起最昂貴的部件，也負擔不起低噪聲部件的更高功耗。本文解決了有關使用噪聲優化方法設計整體解決方案的問題。本文介紹了一種有條不紊的增益模塊和ADC組合設計方法，包括支持這種方法的示例。在調理低頻（近直流）信號時，對該電路進行噪聲計算和分析。

設計模擬前端時，請遵循以下七個步驟：

描述傳感器的電輸出或增益模塊前面的部分。

計算ADC的要求。

找到用于信號轉換的最佳ADC +基準電壓源。

找到最大增益并定義運算放大器的搜索條件。

找到最佳放大器并設計增益模塊。

根據設計目標檢查總解決方案噪聲。

運行模擬并驗證。

第 1 步：描述傳感器的電輸出或增益模塊前面的部分

信號可以直接來自傳感器，也可能在增益模塊之前通過EMI和RFI濾波器。為了設計增益模塊，需要知道信號的交流和直流特性以及可用的電源。了解信號的特性和噪聲電平可以為我們在選擇ADC時可能需要的輸入電壓范圍和噪聲電平提供線索。假設我們有一個傳感器，它輸出10 kHz信號，滿量程幅度為250 mV p-p（88.2 mV rms）和25 μV p-p噪聲。另外，假設我們的系統中有一個5 V電源。有了這些信息，我們應該能夠在步驟2中計算ADC輸入端的信噪比。為了簡化數據處理和混淆，假設我們為室溫操作設計此解決方案。

第 2 步：計算 ADC 的要求

我們需要什么類型的ADC、什么采樣速率、多少位和什么噪聲規格？通過了解步驟1中的輸入信號幅度和噪聲信息，我們可以計算增益模塊輸入端的信噪比（SNR）。我們需要選擇具有更好信噪比的ADC。了解SNR將有助于我們在選擇ADC時計算有效位數（ENOB）。這種關系在以下等式中顯示。SNR和ENOB始終在任何良好的ADC數據手冊中指定。在本例中，所需的86.8 dB SNR和14.2位ENOB迫使我們選擇16位模數轉換器。此外，奈奎斯特準則指出，采樣速率fs應至少是最大輸入頻率fs的兩倍，因此20 kSPS ADC就足夠了。

接下來，我們需要設計一個噪聲密度不超過416 nV/√Hz的整體解決方案。這使得信號調理電路的噪聲處于輸入噪聲的1/10。

圖1.典型的信號調理鏈。

第 3 步：找到最佳 ADC + 基準電壓源進行信號轉換

有了一組搜索條件，有很多方法可以找到符合要求的ADC。查找 16 位 ADC 的最簡單方法之一是使用制造商網站上的搜索工具。通過輸入分辨率和采樣率，建議多種選擇。

許多 16 位 ADC 指定 14.5 位 ENOB。如果您希望獲得更好的噪聲性能，請使用過采樣將 ENOB 推高到 16 位（n 位改進從 4n過采樣）。對于過采樣，可以使用較低分辨率的ADC：過采樣256（44過采樣）將產生 16 位噪聲性能。在我們的示例中，這意味著采樣率為5.126 MHz（20 kSPS×256）的12位ADC。或者，過采樣 4 的 14 位 ADC2;或 1.28 MSPS 可能會更好。然而，這些產品的成本與AD7685 16位、250 kSPS ADC一樣高。

AD7685 16位PulSAR ADC從列表中選擇。該轉換器具有 90 dB SNR 和 250 kSPS 采樣率，可滿足我們的要求。建議將精密XFET基準電壓源ADR421/ADR431與該ADC配合使用。2.5 V 輸入范圍超過了我們的 250mV p-p 輸入規格。??

圖2.典型ADC選型表

AD7685的基準輸入具有動態輸入阻抗，因此應通過靠近引腳放置一個陶瓷去耦電容，并使用寬、低阻抗走線連接，以最小的寄生電感去耦。22 μF陶瓷片式電容可提供最佳性能。

第4步：找到最大增益并定義運算放大器的搜索條件

了解ADC的輸入電壓范圍將有助于我們設計增益模塊。為了最大化我們的動態范圍，我們需要在給定的輸入信號和ADC的輸入范圍內獲得盡可能高的增益。這意味著我們可以將增益模塊設計為手頭示例的增益為 10。

雖然AD7685易于驅動，但驅動放大器需要滿足某些要求。例如，驅動器放大器產生的噪聲需要保持在盡可能低的水平，以保持AD7685的SNR和轉換噪聲性能，但請記住，增益模塊會同時放大信號和噪聲。為了將增益模塊前后的噪聲保持在相同的水平，我們需要選擇噪聲低得多的放大器和元件。驅動器還應具有與AD7685相稱的THD性能，并且必須在16位電平（0.0015%）下建立ADC電容陣列的滿量程階躍。來自放大器的噪聲可以通過外部濾波器進一步濾除。

運算放大器輸入端允許多大的噪聲？請記住，我們需要設計一個噪聲密度不超過416 nV/rt-Hz的整體解決方案。我們應該設計一個本底噪聲要低得多的增益模塊，比如說10倍，因為我們的增益增加了10倍。這將確保放大器的噪聲遠小于傳感器的本底噪聲。為了計算噪聲容限，我們可以粗略地假設運算放大器輸入端的噪聲是運算放大器的總噪聲加上ADC的噪聲。

第 5 步：找到最佳放大器并設計增益模塊

在知道輸入信號帶寬后，選擇運算放大器的首要任務是選擇具有可接受的增益帶寬積（GBWP）的運算放大器，并且能夠以最小的直流和交流誤差處理該信號。為了獲得最佳增益帶寬積，需要信號帶寬、噪聲增益和增益誤差。這些術語的定義如下。作為指導，如果要將增益誤差保持在0.1%以下，請選擇增益帶寬大于輸入信號帶寬100倍的放大器。此外，我們需要一個快速穩定并具有良好的驅動能力的放大器。請記住，我們的噪聲預算要求運算放大器輸入端的總噪聲小于40.8 nV/√Hz，而ADC規定為7.9 nV/√Hz。總結運算放大器的搜索條件：UGBW>1 MHz，5 V單電源，良好的電壓噪聲、電流噪聲和THD規格，低直流誤差不會降低ADC的規格。

使用與ADC搜索類似的方法，選擇AD8641作為本例。AD8641是一款低功耗、精密JFET輸入放大器，具有極低的輸入偏置電流和軌到軌輸出，可采用5 V至26 V電源供電。其相關規格如下表所示。我們可以在同相配置中使用表中所示的元件值配置運算放大器。

圖3.完整的解決方案。

所有有源和無源元件都會產生噪聲，因此選擇不會降低性能的元件非常重要。例如，購買低噪聲運算放大器并用大電阻包圍它是浪費的。請記住，1 kΩ電阻具有4 nV噪聲。

如前所述，可以在ADC和該增益模塊之間使用可選的RC濾波器，這有助于縮小帶寬并改善SNR。

第 6 步：根據設計目標檢查整體解決方案噪聲

充分了解設計電路中的所有誤差源非常重要。為了達到最佳信噪比，我們需要寫出上述解決方案的整體噪聲方程。這在下面的等式中顯示。

我們可以計算運算放大器輸入端的總噪聲，并確保其小于我們計劃的41.6 nV/√Hz。

為了對整個帶寬上的總噪聲進行積分，我們可以看到ADC輸入端的總噪聲在濾波器帶寬上的總噪聲為3.05 μV，低于我們設計的4.16 μV要求。在這種情況下，低頻噪聲（1/f）被忽略，因為AD8641的轉折頻率低于100 Hz。

保持良好的信噪比需要注意信號路徑中每個元件的噪聲和良好的PCB布局。避免在任何ADC下運行數字線路，因為這些噪聲會耦合到芯片上，除非ADC下方的接地層用作屏蔽。快速開關信號（如 CNV 或時鐘）不應在模擬信號路徑附近運行。應避免數字和模擬信號的交叉。

步驟 7：運行仿真并驗證

使用可從ADI網站下載的PSpice宏模型可以成為驗證任何電路設計的良好起點。快速仿真顯示了我們設計解決方案所針對的信號帶寬。圖4顯示了AD7685輸入端可選RC濾波器前后的響應。

圖4.圖3所示電路帶寬仿真。

如圖5所示，10 kHz帶寬范圍內的總輸出噪聲接近31 μV rms。這小于41 μV rms的設計目標。需要構建工作臺原型，并且整個解決方案必須在全面生產之前進行驗證。

圖5.圖3中電路噪聲響應仿真。

總結

在當今低功耗、注重成本的設計中，許多系統負擔不起最昂貴的部件，也無法承受低噪聲部件的更高功耗。為了從信號調理電路中獲得最低的本底噪聲和最佳性能，設計人員必須了解組件級噪聲源。保持良好的信噪比需要注意信號路徑中每個元件的噪聲。通過執行上述步驟，可以成功調理小模擬信號，并使用非常高分辨率的ADC對其進行轉換。

審核編輯：郭婷