隨著芯片制造商尋找新的選擇來(lái)維持驅(qū)動(dòng)電流，鐵電體正在接受認(rèn)真的重新考慮。

鐵電材料可以提供非易失性存儲(chǔ)器，填補(bǔ) DRAM 和閃存之間的重要功能空白。事實(shí)上，用于存儲(chǔ)器的鐵電體和用于晶體管的 2D 溝道是最近 IEEE 電子設(shè)備會(huì)議的兩個(gè)亮點(diǎn)。

鐵電體很有趣，因?yàn)樗鼈冇幸粋€(gè)內(nèi)置的電子偶極子。該偶極子會(huì)產(chǎn)生殘余極化，即 P+ 或 P-。施加一個(gè)強(qiáng)電場(chǎng)——矯頑電場(chǎng)Ec——改變極化方向，并且在電場(chǎng)移除后新?tīng)顟B(tài)仍然存在(見(jiàn)圖 1)。鐵電存儲(chǔ)器依靠這種效應(yīng)來(lái)存儲(chǔ)非易失性數(shù)據(jù)。

圖 1：作為電場(chǎng)函數(shù)的鐵電極化。

鐵電晶體管有點(diǎn)復(fù)雜。他們使用與傳統(tǒng)電介質(zhì) (DE) 串聯(lián)的鐵電層 (FE) 組裝柵極電容器。切換 FE 的極化會(huì)減少其電荷，導(dǎo)致柵極附近的 DE 處的電荷相應(yīng)增加。相對(duì)于傳統(tǒng)的 MOSFET，這種所謂的“負(fù)電容”效應(yīng)會(huì)導(dǎo)致電流相對(duì)于柵極電壓增加得更快，從而降低晶體管的亞閾值擺幅。

亞閾值擺幅 (SS) 是衡量晶體管從導(dǎo)通到關(guān)閉的陡度的指標(biāo)，是電流增加 10 倍所需的電壓變化。隨著晶體管的縮小，在 I on和 I off之間保持足夠的比率變得更加困難。更急劇的開(kāi)/關(guān)轉(zhuǎn)換是減少泄漏電流的一種途徑。不幸的是，傳統(tǒng)設(shè)備中的 SS 受到約 60mV/decade的玻爾茲曼極限的限制。

FeFET 已被提議作為該問(wèn)題的潛在解決方案。文獻(xiàn)將這些器件描述為負(fù)電容 FET (NCFET) 和 FeFET，部分取決于作者對(duì)器件物理學(xué)的解釋。(本報(bào)告僅使用 FeFET。)相對(duì)于隧道 FET 等更激進(jìn)的器件架構(gòu)，鐵電晶體管與傳統(tǒng) MOSFET 非常相似。2011 年鉿-鋯氧化物 (HZO) 電容器的鐵電行為演示表明，鐵電材料可以與現(xiàn)有工藝兼容。?找元器件現(xiàn)貨上唯樣商城

到底什么是負(fù)電容?

負(fù)電容背后的器件物理原理尚不完全清楚。自首次提出負(fù)電容效應(yīng)以來(lái)，研究人員一直在爭(zhēng)論其確切性質(zhì)。它只是瞬態(tài)切換效應(yīng)，還是潛在穩(wěn)定的第三極化狀態(tài)的證據(jù)?

圖 2：自由能與極化。

負(fù)電容是潛在穩(wěn)定狀態(tài)的論點(diǎn)基于 Landau 對(duì)相變附近行為的分析，如圖 2 所示。在穩(wěn)定的 P+ 和 P- 狀態(tài)之間，這個(gè)論點(diǎn)成立，有一個(gè)“中性”可以通過(guò)與傳統(tǒng)電介質(zhì)的相互作用來(lái)維持配置。控制晶體管中的負(fù)電容效應(yīng)需要 FE 和 DE 層之間的精確匹配。

根據(jù) imec 的鐵電項(xiàng)目主管 Jan Van Houdt 的說(shuō)法，這種分析的問(wèn)題在于 P+ 和 P- 狀態(tài)之間的轉(zhuǎn)變對(duì)應(yīng)于鐵電晶胞中離子的物理運(yùn)動(dòng)。化學(xué)鍵斷裂并重新形成;兩者之間沒(méi)有穩(wěn)定的狀態(tài)。此外，圖 2 源自 Landau-Devonshire 模型，用于平衡條件下的穩(wěn)態(tài)行為。使用平衡模型來(lái)描述開(kāi)關(guān)行為本質(zhì)上是有問(wèn)題的。

相反，關(guān)于開(kāi)關(guān)動(dòng)力學(xué)的討論需要考慮作用在材料上的力。在沒(méi)有外場(chǎng)的情況下，每個(gè)鐵電晶胞都是一個(gè)被其他偶極子包圍的電子偶極子。在單晶中，最低能態(tài)是所有偶極子都沿同一方向排列的狀態(tài)。在沉積在 HfO 2或硅上的 HZO 中，更可能的結(jié)果是多晶材料，具有晶界和稍微隨機(jī)的晶體取向。一個(gè)晶粒的 P+ 方向可能與其相鄰晶粒的 P+ 方向不對(duì)齊。根據(jù)沉積條件，甚至可能存在根本不是鐵電的微晶。材料的凈極化是 P+ 和 P- 域的總和。

當(dāng)施加電場(chǎng)時(shí)，偶極子開(kāi)始與電場(chǎng)對(duì)齊。單個(gè)偶極子的切換速度非常快——這是已知最快的電子切換機(jī)制之一——但并非多晶、隨機(jī)取向薄膜中的所有域都會(huì)立即切換。將凈極化從 P+ 轉(zhuǎn)移到 P- 或相反需要有限的時(shí)間段。

優(yōu)化亞閾值擺動(dòng)

當(dāng)開(kāi)關(guān)發(fā)生時(shí)，極化的變化會(huì)導(dǎo)致材料的凈電容發(fā)生變化。保持恒定電壓需要從外部源流入電荷：電流流動(dòng)。北京大學(xué)的 Huimin Wang 及其同事解釋說(shuō)，當(dāng)極化變化率大于電容變化率時(shí)，就會(huì)出現(xiàn)負(fù)電容行為。? 他們觀察了獨(dú)立 FE 電容器的效果，表明 DE 層的存在并不是該效果的基礎(chǔ)。但是，當(dāng)鐵電體與傳統(tǒng)電介質(zhì)串聯(lián)時(shí)，兩者之間的相互作用將決定設(shè)備的整體靜電。

圖 3：鐵電電容器中動(dòng)態(tài)電容的時(shí)間演變。

即使沒(méi)有持續(xù)的負(fù)電容狀態(tài)，也可能有負(fù)的微分電容。根據(jù)柵極電壓的掃描速率，凈電容可能會(huì)急劇增加，然后隨著柵極電壓“趕上”并達(dá)到Vth而下降。如圖 3 所示，部分曲線的電容變化為負(fù)。然而，實(shí)際設(shè)備面臨亞閾值擺動(dòng)和滯后之間的沖突。正如北京大學(xué)小組所解釋的那樣，更陡峭的 SS 需要隨時(shí)間更快速地改變極化 (?P/?t)。滯后定義為正向和反向切換時(shí)鐵電體兩端的電壓差 (V FE)，是材料的一個(gè)基本方面。不幸的是，增加 ?P/?t 會(huì)增加 V FE，反之亦然。也就是說(shuō)，不可能同時(shí)優(yōu)化滯后和亞閾值擺動(dòng)。

因此，鐵電行為是否與商業(yè)設(shè)備相關(guān)仍然是一個(gè)懸而未決的問(wèn)題。

對(duì)于記憶，答案似乎是明確的，是的。快速、持久的切換使 FeRAM 處于閃存和 DRAM 之間的重要位置。然而，對(duì)于晶體管來(lái)說(shuō)，答案就不太清楚了。雖然使用負(fù)電容來(lái)增強(qiáng) MOSFET 性能可能是不可能的，但一些二維半導(dǎo)體材料也具有鐵電特性。

(來(lái)源：內(nèi)容由半導(dǎo)體行業(yè)觀察(ID：icbank)編譯自semiengineering)

審核編輯：湯梓紅