低電壓差分信號(LVDS)已廣泛用于高速數字信號互聯，一種流行的總線拓撲是將多個LVDS接收器連接到100Ω差分雙絞線上，由LVDS發送器驅動，這種架構稱為多點LVDS總線。在多點總線中常常采用交流耦合，本應用筆記討論了多點總線中傳統的失效偏置電路，并指出了其共同的弱點。文章最后提供了一種可靠的替代方案，用于失效保護偏置。

LVDS信號已廣泛用于高速數字信號互聯，特別是數字視頻和攝像信號等。多點LVDS總線是一種流行的總線拓撲結構，它將多個LVDS接收器連接到由LVDS發送器驅動的100Ω差分雙絞線上。這種總線結構可以方便地構成LVDS信號路由的復用器。此外，大多數LDVS互聯采用交流耦合方式，以避免地電位偏差和共模干擾。

圖1是一個典型的多點LVDS總線結構圖，總線和接收器輸入之間的連線長度應盡量短。圖1中的失效保護偏置電路提供1.2V左右的共模偏置。當總線沒有Tx驅動，或總線長時間沒有發生狀態轉換時，該電路可以設置一個50mV至100mV的差分電壓，驅動LVDS接收器輸出，使其輸出確定的邏輯狀態。關于LVDS失效保護電路的一般討論，請參考應用筆記3662：深入理解LVDS失效保護電路。

圖1. 交流耦合LVDS多點總線上，應在接收器輸入與總線之間采用短線連接

多點總線偏置和點對點連接偏置有明顯不同：多點總線上的接收器必須具有高阻，而點對點連接中的接收器輸入阻抗必須與差分鏈路的100Ω阻抗相匹配。因此，電阻值的偏差是傳統失效保護偏置電路中普遍存在問題。本應用筆記討論了傳統失效保護電路的設計，包括元件偏差問題，并提出了一種可靠的偏置方案。

傳統的偏置電路及其不足

傳統的失效保護偏置電路通常是在兩個LVDS輸入引腳采用兩個電阻構成分壓網絡，電路如圖2a所示。選擇適當的電阻值，使兩個輸入引腳的電壓在1.2V左右，兩個輸入引腳的壓差為-50mV。兩個輸入引腳的電壓按照圖2a的標稱電阻進行計算。沒有總線驅動時，該壓差使接收器輸出邏輯低電平。

然而，如果考慮電阻容差問題，差分電壓會發生明顯變化。假設全部使用1%容差的電阻，圖2b顯示壓差會達到-90mV，這是最差情況下的負偏差。另一方面，考慮正偏差極限情況時，圖2c顯示壓差會低至-16mV。結果，±1%的電阻變化導致失效保護差分輸入的變化范圍為-80%到+68%。

圖2. 常用的失效保護偏置電路：(a) 采用標稱電阻值，(b) 容差為±1%時所產生的最大壓差，(c) 容差為±1%時所產生的最小壓差

傳統設計中有時設置較大的壓差，如果失效保護電路設計產生較大的壓差，則會產生一些負面影響：邏輯高電平或低電平的占空比不平衡；輸入端一側的觸發閾值會提升，降低了觸發點的擺率，導致接收器的抖動增大。另外，如圖2c所示，較低的壓差可能不足以使失效保護功能有效。

為克服上述傳統偏置電路的不足，我們提出一種新的偏置方案，如下所示，該電路能夠在電阻存在偏差時提供高度可靠性。

新的失效保護偏置電路

新的失效保護偏置結構能夠在電阻存在偏差時提供相對恒定的差分電壓，圖3所示為新型偏置電路。

圖3. 可靠的失效保護偏置電路：(a) 采用標稱電阻值，(b) 容差為±5%時所產生的最大壓差，(c) 容差為±5%時所產生的最小壓差

新電路中，兩個輸入引腳的共模電壓取自同一共模電壓源。一個輸入引腳的下拉(或上拉)電阻產生差分電壓。從圖3所示數值中我們可以看出：即使采用容差為±5%的電阻，失效保護電路的差分電壓僅發生-15%到+15%的變化，比圖2電路可靠得多。這一新型架構能夠用于具有內部公共上拉失效保護電路的器件，例如，MAX9169/MAX9170和MAX9174/MAX9175，也可以用于具有內部弱共模偏置的器件，例如，MAX9242/MAX9244/MAX9246/MAX9254、MAX9218和MAX9248解串器等。

審核編輯：郭婷