我們的工作和生活已經相當智能了，但追求更智能的腳步永遠不會停下……所以，究竟要怎樣才能變得更智能呢？如今的芯片能幫助我們完成這項任務嗎？

答案是：能！在聰明的開發者不斷創新改變世界的同時，EDA專家也在幕后努力忙碌著攻克重大技術挑戰。本文將討論半導體和系統設計行業需要怎么做才能在未來十年繼續推動創新。

AI推動對新芯片架構發展

回看2012年，當時卷積神經網絡（CNN）的概念很火，當時一個現成的高端臺式機顯卡可擁有每秒1.6萬億次的運算能力來加速CNN。如今，憑借ML加速器和功能非常強大的AI處理器，我們正在進入ExaFLOPS級領域（Exaflops超級計算機是每秒浮點運算可達一百億億次的超級計算機，也被稱為頂級超級計算機），其中那些AI處理器擁有數十萬個針對AI優化的內核來處理大型語言模型（LLM）。

這些Transformer神經網絡非常龐大，涵蓋數千億個參數，經過訓練后還可用來撰寫文案、回答問題以及處理語言翻譯等工作。它們還刺激了對領域專用架構的需求，并突出了軟硬件協同優化對于未來實現可擴展的AI系統的重要性。

考慮到ML模型的快速發展，開發者們并不需要對底層硬件進行大幅改進。但在AI時代，性能需要每六個月就要翻一番才能跟上時代發展步伐，摩爾定律與之相比其實已經遠遠落后，特別是在處理LLM方面更是如此。

隨著摩爾定律趨近極限，芯片設計行業也面臨著重重挑戰：

• 處理能力挑戰：限制了訓練計算量的擴展

• 內存挑戰：參數數量增長速度遠遠超過了本地內存的擴展速度

• 帶寬挑戰：硬件遠遠超過了內存和互連帶寬

芯片制造正在接近極限尺寸，密度增加預計將隨著成本的上漲而放緩。從單位產量成本的角度來看，轉向采用更大的芯片尺寸并不能解決問題。

I/O限制正在成為另一個制約因素，近年來，晶粒間互連方面的改善成效甚微。不過高密度集成和封裝技術的進步，包括3D堆疊技術，都在幫助突破這些技術瓶頸，并為新的系統設計架構鋪平道路，讓電子行業在下個十年里能不斷創新。

進入埃米時代

芯片系統才是解決之道

未來將進入埃米時代。片上系統（SoC）需要發展成芯片系統，即高度異質的Multi-Die系統。到2030年，一個用于計算密集型應用的典型系統將包括：多個芯片（有些相互堆疊）、計算資源、內存，并且這些都位于同一個封裝內。隨著先進工藝節點的單位產量成本上升，該策略使設計團隊能夠為子系統逐一決定每個功能應采用哪種工藝技術，從而實現其整體的系統性能和成本目標。

構建包含萬億個晶體管的

埃米級設計需要什么？

埃米級談論的是工藝技術的復雜性，而萬億則涉及到功能的規模。要滿足這兩個方面的需求，首先需要重新思考構建此類系統的整體設計方法，同時還要以更經濟高效的方式提供出色的功耗、性能和面積（PPA）。為此，需要在單個晶粒層面和整個Multi-Die系統設計層面采用AI驅動的強大超融合技術。

雖然芯片設計的這一演變是由基于AI的應用以及超大規模數據中心和網絡市場推動的，但很明顯，在幫助改進這些Multi-Die系統的設計方法方面，AI的使用本身將是不可或缺的。將先進智能集成到設計和驗證流程中正在迅速成為未來的發展方向。超融合設計的成功離不開一個融合流程，該流程將融合從RTL到GDSII的所有環節，并通過智能搜索空間優化和ML驅動的大數據設計分析得到增強。

采用整體性方法來

處理系統復雜性

縱觀全球半導體行業的發展軌跡，Multi-Die系統設計顯然將在未來幾年內大幅增長。雖然Multi-Die系統的設計流程目前還是相互脫節的，但為了迎接系統設計新時代，新思科技正在加大對Multi-Die技術的投資。

我們的全棧EDA方法采用靈活且可擴展的集成解決方案，從架構探索到設計、分析和簽核均有涉及，能夠實現Multi-Die/封裝的協同設計。我們用于測試、驗證和芯片生命周期管理（SLM）的Multi-Die解決方案具有智能功能，可以加快大規模的設計收斂，從而實現可靠、安全的運行。我們廣泛的IP產品組合能夠實現高帶寬、低延遲，并可以將所有重要的部分聯系在一起。

一直以來，半導體行業都是由單片SoC主導，如今單片SoC設計正在為萬億晶體管級設計讓路。這些Multi-Die系統的加入需要全面探索，以及支持所有設計風格的能力和規模。雖然這個要求很高，但新思科技已經躍躍欲試，我們將繼續幫助開發者定義和提供影響市場的獨特產品。