高性能航空電子和國防應用(包括雷達)，對大多數機載系統(tǒng)的功耗限制都非常敏感。在功率有限的情況下，處理性能和功耗之間建立最佳平衡對每個嵌入式系統(tǒng)都至關重要。這些系統(tǒng)擁有業(yè)界最長的產品生命周期，通常以幾十年而不是幾年來衡量，因此可靠性和壽命也是選擇嵌入式系統(tǒng)的關鍵因素。

電子戰(zhàn)，信號情報，軍事、監(jiān)視和氣象雷達，軍用飛機和通用航空控制系統(tǒng)等應用都需要高吞吐量、高速的數據采集和處理。在將數據實時分發(fā)給終端用戶之前，這些系統(tǒng)需要能夠從信號中提取巨大的數據量，在原始數據上應用強大的信號處理算法，以提高準確度和精度。



TI的66AK2L06片上系統(tǒng)(SoC)使雷達應用程序的設計者能夠在系統(tǒng)成本、尺寸、重量和功率(SWaP)方面在當前解決方案的基礎上提高性能。 JESD204B接口與66AK2L06 SoC的集成不僅降低了系統(tǒng)設計的復雜性，而且還減少了雷達應用的空間需求。

SoC集成了可編程數字前端(DFE)，使得適應性和可擴展性能夠滿足不斷變化的高速數據采集和生成的需求。 開發(fā)人員可以利用SoC上的快速傅立葉變換協(xié)處理器(FFTC)進一步優(yōu)化SAR算法的延遲問題。總之，增強的性能、更低的功耗、更小的占地面積可以將整個系統(tǒng)成本降低50%，面積降低66%。

如何消除SWaP限制？

合成孔徑雷達由于其靈敏度高、精度高、不受天氣和大氣條件的影響以及探地能力，已成為飛機或航天器成像的首選傳感器。SAR系統(tǒng)由于信號處理的密集性，需要很大的數字處理能力。客觀條件下SWaP的限制對數字信號處理(DSP)算法的實現提出了很高的效率要求。隨著SAR設計和數據使用需求的不斷發(fā)展，適應性在實現中也至關重要。

更高的實現效率和適應性要求，讓可編程DSP核與專用加速器相結合的片上系統(tǒng)(SoC)成為了首選的處理平臺。SoC解決方案在非常低的功率水平下提供了很強的信號處理能力，可支持航空電子和國防(包括雷達)、測試和測量、醫(yī)療和其他工業(yè)應用。 基于TI新的KeyStone II多核架構，66AK2L06 SoC集成了多種處理元件，包括TI固定和浮點型TMS320C66x數字信號處理器內核、最快的ARMCortexA15內核和高級加速器。 66AK2L06 SoC配備高速JESD204B直接連接到TI高速模數轉換器(ADC)、數模轉換器(DAC)和模擬前端(AFE)的接口。集成了用于數字轉換和數字濾波的軟件可編程DFE，進一步減少了功率和空間，在較小的占地面積內產生每瓦最佳功率。

獲得浮點精度不犧牲性能？

多DSP核的使用是一項關鍵技術，它有助于使越來越復雜的信號處理算法朝著波形密集型應用的前沿發(fā)展，如航空電子、雷達、聲納、測試和測量以及波束形成。多核功能，加上擴展的AccelerationPacs陣列和多核DSP的開發(fā)工具，使得在非常低的功率下以緊湊的外形實現高性能。 航空電子和國防應用需要多核DSP來滿足這些任務關鍵型應用的發(fā)展要求，包括更高的處理吞吐量、更好的分辨率，提高精確度和先進接口的集成度。這些需要依賴于浮點計算來達到所需的精度。 KeyStone II體系結構的關鍵是其多核導航器、TeraNet和多核共享內存控制器，從而為JESD附加應用程序提供了一種高度靈活和可擴展的解決方案。

66AK2L06主要特點：

?兩個ARM Cortex-A15 RISC核@1.2GHz，8400 DMIPS；ARM核以超低功耗水平提供高性能RISC處理，以處理控制和管理功能

?四個TMS320C66x數字信號處理器核@1.2GHz，帶定點和浮點處理，提供76GFLOPs和153GMACS

?集成DFE技術(可編程濾波器、IQ不均衡校正、上采樣/下采樣等)減輕信號處理負擔

?先進的集成網絡協(xié)處理器將IP路由和IP終端從ARM/DSP核移開，從而實現更大的系統(tǒng)和對加密和安全的有效支持。

?FFTC將FFT/iFFT執(zhí)行的延遲提高到8K個點，與定點DSP實現相比具有更好的性能

?集成多核共享內存控制器(MSMC)，核和加速器共享2兆字節(jié)內存

?多核導航器為多核SoC軟件設計提供單核簡單操作

?帶4×1GbE端口的以太網交換機

?兩個單通道PCIe Gen2接口，最多支持5 GBaud

?高度集成的SoC降低了物料清單(BOM)成本、系統(tǒng)規(guī)模和功耗

?高速JESD204B到芯片的接口優(yōu)化了電路板布局(更少的通道和管腳)，并降低了多個ADC/DAC/AFE的最多四通道(最高SerDes速度為7.37 Gbps)接口的功耗。

JESD204B

除了在硅片層面的更大集成度外，66AK2L06 SoC還實現了更小的BOM，降低了電路板生產成本。通過使用JESD204B串行通信鏈路接口，簡化了電路板的設計和布局。JESD204B在數據轉換器(ADC/DAC)、現場可編程門陣列(FPGA)、DSP、SoC和專用集成電路(ASIC)等板載邏輯器件之間提供高吞吐量、低管腳數量的串行鏈路。

通過在數據流中嵌入時鐘并包含某些嵌入式算法以優(yōu)化數據位的采樣，JESD204B簡化了設備之間的路徑，板上需要的通道明顯更少。 相比之下，要實現與JESD204B相同的吞吐量，更突出的SerDes接口（例如PCI Express）將需要更多的線路。更少的線路意味著設備上的I/O通道數量也會減少，從而降低管腳數，允許更小的封裝尺寸。



除了簡化系統(tǒng)設計外，JESD204B還通過減少通常在其他SerDes接口（如PCIe和LVDS）使用的更多線路上執(zhí)行的設置和保持時間來縮短電路板bring-up。JESD204B是一個靈活、可擴展的串行鏈路接口，可以適應多種數據傳輸速度和數據交換，例如一個JESD差分對上的多個ADC或DAC。

數字前端(DFE)

通過集成數字前端(DFE)，66AK2L06 SoC將所有的高通量數字處理集成到一個優(yōu)化的軟件可編程處理單元中，該單元包括控制、基帶和DFE。因此，SoC能夠在芯片上完成各種功能，從基本信號處理(包括信道化/抽取和重采樣)到指數復乘法、濾波和FFT/IFFT，這些都是合成雷達處理算法所必需的。 雷達系統(tǒng)的設計者現在可以從片上數字上/下變頻、濾波和高效的高速連接以及最新的高速ADC/DAC中獲益。



信道化和數據轉換器接口功能，是大多數應用必須具備的信號處理功能：

?符合頻譜發(fā)射的載波濾波

?單頻和通道的聚合和分發(fā)

?TI高速ADC和DAC的JESD204B SerDes接口

?基帶(BB)模塊提供：

每個通道傳輸數據的可編程復增益

數據傳輸的可編程環(huán)路限幅器

接收數據的可編程后端自動增益控制(BeAGC)

TX和RX通道的可編程功率測量選項

最多支持24個接收通道和24個發(fā)送通道

提供閉環(huán)功能

?數字上/下變頻(DDUC)：

多通道上/下變頻

靈活的輸入/輸出采樣率

可編程重采樣選項

可編程FIR，以滿足頻譜濾波要求

每個通道的增益、相位和分數延遲調整

FFTC

FFTC模塊可在66AK2L06 SoC上的所有四個C66x核上訪問，該模塊可用于加速各種應用中所需的FFT和IFFT計算，從而為其他處理騰出DSP核心周期。

FFTC提供了以下特性：

?IFFT和FFT可處理的大小：

2a×3b，2≤a≤13, 0≤b≤1 最大為8192

12×2a×3b×5c，12到1296之間

?16位I/Q輸入和輸出

?吞吐量根據FFT大小略有變化。例如4096點的FFT，對于1.2 GHz設備，它可以由單個FFTC以525 Msps的吞吐量進行處理。

?信噪比從84dB到100dB，取決于FFT的大小

?動態(tài)和可編程配置模式

?動態(tài)配置模式可返回塊參數

?支持“FFT移位”(可選左/右半部分)

?支持循環(huán)前綴(添加和刪除)

?乒乓輸入、輸出緩沖區(qū)

?輸入數據隨移位可配置

?輸出數據可配置

?可補零

SAR系統(tǒng)實現

SAR系統(tǒng)通常安裝在一個移動平臺上，如飛機或航天器，通過發(fā)射一串脈沖信號來工作，接收機收集反射回雷達的每個脈沖的回波并記錄下來。

SAR系統(tǒng)利用SAR天線在目標區(qū)域上移動的距離來“合成”更大的天線孔徑(天線的“尺寸”)，比傳統(tǒng)的波束掃描雷達提供更高的空間分辨率。然后，對記錄的雷達回波進行信號處理，將來自多個天線位置的記錄合成起來，以生成圖像。

由于雷達的波長比可見光或紅外光的波長長得多，因此SAR可以透過云層、煙霧、濕度和黑暗而“看到”。選擇合適的頻段，可生成穿透樹葉的圖像，從而繪制樹叢下面土地的像，或者穿透地表以下或淺水。

SAR數據在時間域采集，變換到頻率域和距離多普勒域，并應用匹配濾波。

SAR處理方法有多種，但各有優(yōu)缺點。 距離多普勒算法(RDA)是一種一維傅立葉變換。另一種類似于RDA方法的是chirp scaling算法(CSA)。第三種方法是二維傅里葉變換算法，稱為波動方程(WE)算法。這種二維WE算法同時處理距離和方位數據，而距離多普勒處理算法先進行距離壓縮處理，再進行方位壓縮處理。

RDA適合低斜視場景成像，其主要步驟是：

1.距離FFT

2.距離壓縮

3.IFFT

4.方位FFT

5. 距離單元徙動校正(RCMC)

6. 方位壓縮(方位濾波)

7. 圖像重建

距離和方位壓縮都是相關處理，進行了二次一維匹配濾波運算。第一次匹配濾波作用于各個脈沖的雷達回波，第二次匹配濾波作用于多普勒維。圖4顯示了基于距離多普勒處理算法的合成孔徑雷達處理的基本概念，該算法是在C66x DSP多核上實現的低功耗合成孔徑雷達。



數據被采集并使用JESD204B的RX接口裝載到66AK2L06 SoC中。設S0(τ，η)為接收數據，其中：

?η=k/fa是“方位時間”(脈沖之間的慢時間)，fa是方位采樣率；

?τ=m/fr是“距離時間”(脈沖內的快時間)，fr是距離采樣率；

數據存儲在內部共享存儲器(MSMC)中，直到一個觸發(fā)信號發(fā)送到66AK2L06平臺，以表示單個脈沖采集的結束。一旦接收到完整的脈沖序列，就會觸發(fā)距離壓縮處理。

距離壓縮是將接收到的脈沖沿距離方向壓縮，將主要能量集中到較窄的持續(xù)時間內。它通過在頻率(距離)-時間(方位)域中原始數據和參考信號之間的快速卷積來執(zhí)行。因此，首先沿距離向執(zhí)行FFT，然后執(zhí)行匹配濾波的乘法和距離IFFT。匹配濾波在頻域中實現為復數相乘。

距離壓縮在66AK2L06平臺上的步驟：

1. 用(“行”)執(zhí)行“距離”FFT來變換數據，在一個C66x內核(浮點操作-約28us處理4K點 FFT)或在FFTC加速器上(塊浮點操作-約8us處理4k FFT)得到的數據是Sr(fτ,η)矢量，fτ是距離頻率。

2. 使用C66x數字信號處理器內核應用距離匹配濾波器：



3. 執(zhí)行“距離”IFFT變換到時域中，得到的數據是S2(τ,η)向量。 轉置用于重新排列壓縮數據，使其可以按方位線順序讀取，以便沿方位向進行處理。存儲器中的距離壓縮數據被按塊分組，最好是平方大小，這是因為當加載/寫入數據的行大小不小于行數時，存儲器訪問可實現更高的效率。

為了有效地在外部存儲器和內部存儲器(L2)之間加載/寫入數據，66AK2L06 SoC上的增強直接存儲器訪問(EDMA3)可應用于服務數據傳輸。EDMA3是TI KeyStone架構的獨特設計，其特征在于在三個維度上具有完全正交傳輸，可實現二維同步、靈活傳輸定義、多DMA通道和存儲器保護。

距離單元徙動是由平臺運動引起的距離變化導致(遵循雙曲線規(guī)律)。距離單元徙動校正是將存儲器中的數據重新排列，使軌跡變直，從而可以沿每個平行的方位線進行方位壓縮。RCMC可以通過基于插值核的距離插值操作來實現，例如sinc函數或樣條曲線。

在TI公司的TMS320C6678多核DSP上，采用16組8抽頭sinc濾波器作為內插濾波器。16組濾波器的系數按常數存儲。選擇哪種濾波器的索引由小數部分決定。每個距離單元使用相同的濾波器。TMS320C66x利用DSP獨特的雙浮點加載、寫入和運算指令，提高了插值計算效率。

RCMC在66AK2L06平臺上使用的步驟：

?沿方位方向(“列”)執(zhí)行“方位”FFT，以在DSP或FFTC上將數據變換為距離多普勒域。

?得到的數據是Sa(τ ,fη)向量，fη是方位頻率。

?在估計多普勒頻率fD后，“sinc”函數適應于信號(駐定相位原理)



方位壓縮是將軌跡中的擴展能量壓縮到方位向上的單個單元。此過程與距離壓縮類似，只是方位參考函數與距離有關。也就是說，每一條距離線的方位參考函數是不同的，這導致了比距離壓縮更復雜的過程。

與RCMC類似，方位壓縮也是在距離多普勒域進行的。通過將方位壓縮后的信號變換回時域，再進行后續(xù)處理，得到最終的圖像。

1. 在66AK2L06平臺上使用C66x數字信號處理器內核應用方位匹配濾波器：



2. 執(zhí)行“距離”IFFT變換，得到的數據是S3(τ,η)向量。

距離多普勒算法在片上的實現

在66AK2L06 SoC中，利用四個C66x的DSP核，每個核處理不同部分的數據，可以實現距離多普勒算法的并行計算，可以使用openMP在不同的內核上高效地部署處理任務，以實現負載平衡并最小化處理延遲。

利用66AK2L06 SoC上的硬件加速器提供了多種好處，從釋放DSP核上的額外處理周期到減少應用程序總延遲。在處理SAR算法之前，DFE可以減少多種類型的處理。

從ADC接收到的信號是實信號，可以在SAR處理的第一階段之前進行調理。在高達368Msps的流處理下，DFE可以使用其R2C模塊以18位精度的輸入和輸出將實信號轉換為復信號。使用可編程濾波器，DFE可以執(zhí)行復FIR濾波，最多有79個系數。

對于SAR算法本身，距離/方位壓縮需要很多FFT和IFFT。這些功能可以分到66AK2L06 SoC的兩個FFTC加速器上。有文獻指出在單個DSP核上執(zhí)行SAR算法以處理4K×4K圖像的延遲將耗費1404 ms，其中假設50%的延遲是由于FFT/IFFT。在處理4K點時，FFTC的吞吐量為525Msps，處理延遲降為約8us。

文獻中的方位FFT由4096個4K點的FFT組成，當用浮點數在DSP核上執(zhí)行時，占總延遲（252ms）的18%。如果使用66AK2L06 SoC中的兩個FFTC，同一方位FFT將花費約16ms延遲。 考慮到訪問外部存儲器的影響，在本SAR算法實現實驗中，使用兩個FFTC可以使FFT/IFFT處理延遲至少提高5倍。這使得總延遲從1404ms下降到842ms，下降了40%。延遲的減少將釋放大量的周期資源來處理其他算法，從而提高最終SAR成像的性能。

另外兩種SAR處理方法CSA和WE也是信號處理驅動的算法，其中需要大量的FFT/IFFT運算、濾波和復乘法運算，這表明66AK2L06 SoC是處理這些算法的適合平臺。

如何倍速開發(fā)？

合成孔徑雷達（SAR）系統(tǒng)和專用軟件開發(fā)工具已被廣泛應用于軍事和非軍事領域，包括探測、監(jiān)測、繪制地圖和測量陸地、海洋、冰以及地球和其他行星大氣中的現象。

現代雷達設計在雷達系統(tǒng)前端（激勵器/接收器）集成了信號處理功能，包括波形生成、濾波、矩陣逆/轉置操作、FFT/IFFT和信號相關。雷達系統(tǒng)中也有數學函數，包括指數復數乘法和其他數學運算。

許多設計者在基于C的處理器中實現了這些功能（定點/浮點操作）。這些類型的設計可以利用66AK2L06 SoC中提供的小尺寸和四個定點和浮點C66x DSP核來滿足系統(tǒng)需求，同時減少延遲和提高系統(tǒng)功耗。



基于TI的高通量KeyStone II架構，新的66AK2L06 SoC是一個可擴展的低功耗解決方案，集成了DFE和高速JESD204B接口，滿足更嚴格的系統(tǒng)成本和航空電子和國防（包括雷達）應用的要求。

這個集成的系統(tǒng)解決方案可以將開發(fā)時間從幾周縮短到幾天，從幾天縮短到幾小時。

開發(fā)人員可以利用TI設計的優(yōu)勢，使用多個ADC、DAC和AFE對66AK2L06 SoC進行預驗證。所有這些都能加快時間，讓開發(fā)人員的開發(fā)速度提高三倍。

審核編輯：劉清