有些人可能認為數字電路，特別是使用CMOS和BiCMOS的數字電路很容易設計。但就像生活中的大多數事情一樣，擁有多年經驗的專業人士讓工作看起來很容易！馬戲團表演者毫不費力地玩弄許多物品。混凝土飾面營造出光滑的表面，頂級廚師可快速制作美食。現在回到電路設計。數字設計不就是將一些邏輯門串在一起嗎？

要是生活這么簡單就好了。適當的電源管理、電源去耦和接地對于成功的設計至關重要。

在本教程中，我們將討論CMOS和BiCMOS IC，并展示一個簡單的錯誤 - 沒有V抄送——觸發奇怪的行為。我們將解釋為什么低功耗CMOS器件可能會很熱。最后，我們研究這與電路導通時間的關系。

請注意，我們不是在談論特定的應用程序或部件。本主題是 IC 設計中特有的，超越了任何特定的器件用途。這里的重點是細節，以及精心設計不會浪費任何東西——空間、電流、功率，你能想到的——或者燒傷你的手！

熱門的CMOS/BiCMOS，或者為什么我在IC上燙傷了手指？

CMOS或BiCMOS的標志之一是低功耗。CMOS柵極僅在轉換時消耗功率，因此這些電路在低速下運行。

很好，但為什么董事會很熱？

圖1所示為一個簡單的CMOS電路。它是互補的（N和P器件），（因此稱為互補金屬氧化物半導體）。它是一和零，如此簡單。在任何給定時刻，一個設備打開，另一個設備關閉。可能出現什么問題？事實證明，有些條件會導致電路消耗大量功率。

圖1.典型的CMOS輸入電路。

當CMOS電路大約介于1和<>之間時，頂部和底部晶體管都部分導通。因此，速度越快，每秒的轉換次數就越多，使用的功率就越多。只要過渡快，零件就不會長時間停留在中間位置，大家都很高興。表<>顯示了一些安全邏輯高電平和低電平占電源電壓的百分比。

圖2.CMOS輸入引腳上的電壓與電源電流的關系。數據為MAX5391數字電位器。

邏輯電平通常指定為電源電壓的百分比。圖2的波形是通過緩慢改變輸入電壓而形成的。遺憾的是，如果應用在 2.6V 和 5V 電源下，它將比適當的 80 和 5 消耗多 0 倍的電流。在7V邏輯擺幅的情況下，如果信號小于4.3V，則為安全零;如果高于<>.<>V，則為安全電壓。

MAX5391將5V邏輯與5V電源接口，并可適應3V邏輯與3V電源。現在假設有人想將此器件與輸入中的3V邏輯配對，但使用5V電源？零情況有效，但消耗的功率是必要功率的四到八倍。這就是CMOS可能運行過熱的原因。正確的解決方法是在以不同電壓運行的邏輯之間使用邏輯電平轉換器。

其他關斷或導通 — CMOS 邏輯問題

一般來說，人類喜歡看人。工程師尤其喜歡細節，而究竟什么是如此重要的開啟和關閉？

問題實際上與電源排序有關。IC設計人員希望同時或至少按規定的順序施加提供給所有引腳的電源。系統工程師知道，如果沒有非凡的努力和大量額外的電路，這幾乎是不可能的。因此，大多數電路必須自生自滅，至少在功率穩定后的幾秒鐘內不要自我破壞。（值得慶幸的是，現代部件不像一些早期的IC，如果不按規定的順序供電，它們會在內部閂鎖和自毀。然而，有些電路（如邏輯、ASIC或處理器）必須在邏輯電平信號施加到其輸入之前上電。系統設計者必須理解為什么這是真的，不是理論上的，而是真正的事實。

大多數具有幾年經驗的系統設計人員都見過有人試圖對CMOS邏輯問題進行故障排除。問題來來去去，似乎是隨機的。就在事情開始變得有意義時，一切都變了。行為正常的電路節點突然不是。你猜到答案了嗎？是的，當然！CMOS缺少電源。CMOS需要的功率非常小，如果一個輸入引腳處于邏輯高電平，它就可以工作。它是如何工作的？

圖3.典型的ESD保護結構。

想象一組沒有V的邏輯門抄送應用（圖3）。在這里，該組擁有所有 V抄送在公共汽車上綁在一起的別針。現在，將一個邏輯高電平從外部正確供電的電路施加到信號引腳C。高電平通過頂部ESD二極管至V抄送總線。現在所有的門都有了電，似乎在工作......直到引腳C上的邏輯高電平變為零或低電平。然后，該邏輯部分停止工作，直到任何輸入引腳變為高電平。有了像上面這樣的幾個輸入引腳，該小組似乎在做愚蠢、不合邏輯的事情。這種情況對故障排除并不有趣，并導致了一個基本的設計規則：始終從基礎開始 - 它是否插入，電源和接地是否在適當的電壓下存在？

IC內部的ESD結構設計用于在客戶將其安裝到產品的PC板上之前保護該器件。IC內部的ESD二極管尺寸有限;它們無法承受來自外部來源的系統 ESD 事件。電力線浪涌和近距離雷擊將使內部IC ESD二極管不堪重負。固定ESD存在實際限制，PC板和系統上需要外部ESD部件。

想象一下，一個電路有一個強大的電源連接到上面的引腳C。V抄送長時間關閉。頂部ESD二極管將嘗試為V上的所有內容供電抄送軌。但是，ESD二極管很小，可能會隨著時間的推移而失效。在這種情況下，可能有原因 V抄送例如，為了降低功耗而被刪除。因此，添加一個與頂部ESD二極管并聯的外部二極管可以解決這個問題。外部二極管Si或肖特基將承載電流并保護IC。

結論

經驗的智慧希望使我們能夠圍繞一些令人沮喪的情況進行設計。如果沒有，至少我們可以避免一些痛苦的教訓。注重細節很重要。CMOS和BiCMOS IC的導通和關斷時間存在特殊問題，因此我們解釋了如何在沒有V的情況下估計它們的導通時間并計算CMOS電路的行為抄送應用的。最后，如果不保持安全的和零電平，CMOS/BiCMOS器件可能會非常“燃燒”。最好的解決方法是在不同電壓之間運行的邏輯電平轉換器。

一句古老的諺語說：“一盎司的預防勝過一磅的治療。在電路設計中當然如此。對設計中的數字邏輯系列有良好的工作知識是確保所得電路可靠、保持冷卻且不會使用超過必要電流的最佳方法。預先的想法可以節省以后的召回或修訂或董事會旋轉。

審核編輯：郭婷