RMII接口綜述

RMII接口有12個信號線，所有信號名稱都是從MAC層側說明的，主要#包括四個部分。一是從MAC層到物理層的發送數據接口，二是從MAC層到物理層的接收數據接口，三是物理層與MAC層之間時鐘接口，四是MAC層和物理層之間數據管理的MDIO/MDC接口。

接口圖片解析

引腳定義解析

TXD[1:0]：數據發送信號線，數據位寬為2，是MII接口的一半。

RXD[1:0]：數據接收信號線，數據位寬為2，是MII接口的一半。

TXEN(Transmit Enable)：數據發送使能信號，與MII接口中的該信號線功能一樣。

RXER(Receive Error)：數據接收錯誤提示信號，與MII接口中的該信號線功能一樣。

CLKREF：是由外部時鐘源提供的50MHz參考時鐘，與MII接口不同，MII接口中的接收時鐘和發送時鐘是分開的，而且都是由PHY芯片提供給MAC芯片的。這里需要注意的是，由于數據接收時鐘是由外部晶振提供而不是由載波信號提取的，所以在PHY層芯片內的數據接收部分需要設計一個FIFO，用來協調兩個不同的時鐘,在發送接收的數據時提供緩沖。PHY層芯片的發送部分則不需要FIFO，它直接將接收到的數據發送到MAC就可以了。

CRSDV：此信號是由MII接口中的RX_DV和CRS兩個信號合并而成。當介質不空閑時，CRS_DV和RECLK相異步的方式給出。當CRS比RXDV早結束時(即載波消失而隊列中還有數據要傳輸時)，就會出現CRSDV在半位元組的邊界以25MHz/2.5MHz的頻率在0、1之間的來回切換。因此，MAC能夠從 CRSDV中精確的恢復出RXDV和CRS。

在100Mbps速率時，TX/RX每個時鐘周期采樣一個數據;在10Mbps速率時，TX/RX每隔10個周期采樣一個數據，因而TX/RX數據需要在數據線上保留10個周期，相當于一個數據發送10次。

當PHY層芯片收到有效的載波信號后，CRS_DV信號變為有效，此時如果FIFO中還沒有數據，則它會發送出全0的數據給MAC，然后當FIFO中填入有效的數據幀，數據幀的開頭是“101010—”交叉的前導碼，當數據中出現“01”的比特時，代表正式數據傳輸開始，MAC芯片檢測到這一變化，從而開始接收數據。

當外部載波信號消失后，CRSDV會變為無效，但如果FIFO中還有數據要發送時，CRSDV在下一周期又會變為有效，然后再無效再有效，直到FIFO中數據發送完為止。在接收過程中如果出現無效的載波信號或者無效的數據編碼，則RXER會變為有效，表示物理層芯片接收出錯。

連接方式

MAC-to-PHY的RMII連接

MAC-to-PHY的RMII連接比較簡單，直接將相應信號連接起來即可。

審核編輯：湯梓紅