cpu速度和內(nèi)存速度比值，目前比值是100:1的關(guān)系，一個做計算的，一個做存儲，相互之間怎么比速度？

這個速度是指：cpu內(nèi)部的ALU計算單元訪問內(nèi)部的寄存器，如果耗時是1個納秒，計算單元通過數(shù)據(jù)總線去訪問內(nèi)存需要100納秒，這個速度是指訪問某個寄存器的速度并不是計算的速度，ALU訪問寄存器的速度比訪問內(nèi)存的速度快100倍。

為什么ALU訪問寄存器的速度快，因為ALU和寄存器離的近。

內(nèi)存中有一個數(shù)組，訪問數(shù)組中第一個元素數(shù)據(jù)需要100納秒，訪問第二個數(shù)據(jù)100納秒，所以cpu至少有99個時間單元都得等著從內(nèi)存中返回數(shù)據(jù)給ALU使用。

為了充分利用cpu的速度，一般往往在中間設(shè)計緩存的存在，cpu訪問緩存的速度比訪問內(nèi)存的速度要快。

訪問數(shù)組中第一個數(shù)據(jù)的時候，把整個數(shù)組放到緩存中來，下次cpu訪問的時候從緩存中訪問。

不要內(nèi)存完全可以，但工業(yè)上需要考慮一個性價比，數(shù)據(jù)都放在寄存器中太貴了，8個G的內(nèi)存400塊錢，8個G的寄存器40萬，寄存器稍微貴一點點的、容量稍微小一點的還可以承受，比如8個G的內(nèi)存，1個G的寄存器。

不是所有的數(shù)據(jù)都放在寄存器中，在這里有專門的算法LRU(Least Recently Used 淘汰最近未使用的)或LFU（least frequently used淘汰不經(jīng)常使用的），這個算法決定著什么樣的數(shù)據(jù)挪過來，什么樣的數(shù)據(jù)挪出去。

緩存是均衡的設(shè)計，在省錢和讀取、寫入的效率之間均衡。加了一層緩存之后，發(fā)現(xiàn)cpu到這個緩存之間的速度還是慢很多，再加一層，

三級緩存是工業(yè)實現(xiàn)中的一個妥協(xié)，也許不久的將來，cpu的速度超級快，可能需要四層緩存或內(nèi)存的速度快很多，也許就一層緩存，目前的工業(yè)實踐，多采用三級緩存的結(jié)構(gòu)。

線程和cpu之間的關(guān)系密不可分，一顆cpu在同一個時間只能執(zhí)行一個線程，cpu的計算也代表著線程的計算。

多核CPU

這是一顆cpu，在cpu內(nèi)部往往有多個核存在，每一個核都有自己的ALU、寄存器、程序計數(shù)器，一級緩存和二級緩存都在這個核里，三級緩存是多個核共享。

ALU的計算單元需要把讀到的數(shù)據(jù)放到寄存器，寄存器會去尋找想要的數(shù)據(jù)，首先去一級緩存找，沒有的話，再去二級緩存找，還沒有的話，再去三級緩存找，三級緩存把數(shù)據(jù)傳給二級緩存，二級緩存把數(shù)據(jù)傳給一級緩存，一級緩存把數(shù)據(jù)傳給寄存器，下一次再訪問數(shù)據(jù)的時候直接去一級緩存中拿。

超線程

雖然只有一個計算單元ALU，但是有2套存儲單元、2套寄存器、2套程序計數(shù)器，一個核可以裝2個線程的數(shù)據(jù)進來，計算單元輪著計算，2個線程就不需要來回切換了，即一個核2個線程，2個核4個線程，4個核8個線程。

需要訪問內(nèi)存中某個數(shù)組中的第一個元素數(shù)據(jù)，先在一級緩存找，再找二級、三級，都沒有的話，去內(nèi)存中找，內(nèi)存中找到之后，返回給三級緩存、二級緩存、一級緩存，最后再給到寄存器， ALU做計算的時候就可以直接訪問寄存器獲取數(shù)據(jù)了。

站在計算單元的角度，訪問數(shù)組中第一個元素數(shù)據(jù)很可能會訪問第二個元素數(shù)據(jù)，如果第二個元素數(shù)據(jù)也沒有，同樣的方式又得來一遍，那這樣的話還不如直接從內(nèi)存讀呢！

緩存行

當(dāng)要訪問一個數(shù)據(jù)的時候，干脆每一次緩存一小塊的數(shù)據(jù)，這一小塊數(shù)據(jù)里面包含了整個數(shù)組的數(shù)據(jù)，當(dāng)訪問數(shù)組中的任意元素數(shù)據(jù)的時候，就可以直接從緩存中讀取到了，這一塊的數(shù)據(jù)被稱為緩存行。

這個理論被稱為程序的局部性原理，而局部性原理分為空間局部性和時間局部性。

根據(jù)大多數(shù)工業(yè)證明，在訪問局部數(shù)據(jù)的時候，會很快的訪問相鄰的數(shù)據(jù)，這就是空間局部性。

時間局部性是執(zhí)行完這條指令之后，很可能執(zhí)行和它挨著的下一條指令，如果指令也看做是一份二進制0101數(shù)據(jù)的話，也可以一次性的把很多指令讀取過來。

緩存行數(shù)據(jù)是大了好還是小了好？

如果這一行數(shù)據(jù)特別大，一次性可以放好多數(shù)據(jù)過來，好處就是訪問的時候命中率會更高，但是每讀一塊數(shù)據(jù)過來效率會很低；數(shù)據(jù)小的話，讀起來速度會很快但命中率會較低。

目前計算機多采用64個字節(jié)（64*8bit）為一緩存行數(shù)據(jù)。

緩存行對齊，偽共享

創(chuàng)建一個數(shù)組，里面存放了2個T類對象元素，T類中有一個long類型的x字段，long類型長度是8個bytes。

2個線程，意味著有2顆cpu在同時運行，第一個線程玩命的修改數(shù)組中的第一個元素t1，改了10億次，第二個線程玩命的修改數(shù)組中的第二個元素t2，也改了10億次，總共耗時700多毫秒。

對T類做了修改，

因為一個緩存行大小為64字節(jié)，所以在屬性x前面加了7個屬性（7*8字節(jié)=56個字節(jié)），加上x共64個字節(jié)，x后面也加了56個字節(jié)，正好將一個x值，放在一個緩存行里，計算結(jié)果耗時240多毫秒，數(shù)據(jù)越多執(zhí)行效率反而越高了。在介紹原理之前，先介紹下緩存一致性協(xié)議，

緩存一致性協(xié)議

假設(shè)有2個數(shù)據(jù)x、y位于同一緩存行，在第一個計算單元（cpu或線程）里面只使用了x，第二個線程里面只使用了y，雖然在內(nèi)存中是同一份數(shù)據(jù)，但是到緩存之后，是2份拷貝數(shù)據(jù)，每一個用到它的cpu都會有它的一份拷貝存在，一個cpu對這份數(shù)據(jù)做了修改之后，另外cpu也需要同步到最新的數(shù)據(jù)。

有了緩存的概念，必須要保證緩存的數(shù)據(jù)一致性即緩存一致性協(xié)議，每種cpu廠商都有自己完全不同的緩存一致性協(xié)議，常見的是MESI（因特爾的緩存一致性協(xié)議），這是緩存一致性協(xié)議的一種實現(xiàn)。

cpu每個緩存行標(biāo)記有4種狀態(tài)：Modified(被修改)，Exclusive（獨占）、Shared(共享)、Invalid(無效)。

一個cpu將一個緩存行中的數(shù)據(jù)修改了，需要一種機制：通知使用該緩存行的其他cpu數(shù)據(jù)已失效，需要重新再讀取一遍，獲取最新修改的數(shù)據(jù)。

有些無法被緩存的數(shù)據(jù)，比如一份的數(shù)據(jù)超過了64個字節(jié)，則需要使用總線鎖。

再回到上面的那個問題，為什么數(shù)據(jù)越多執(zhí)行效率反而越高了？

一個long類型的x是8個字節(jié)，這2個x位于同一個緩存行的概率極大（尤其這2個x位于同一個數(shù)組，在內(nèi)存中是挨著的），2個cpu分別修改一個x，2個x在一方cpu都有緩存，修改了其中一個需要通知另外一個，每改一次通知一下，總之在修改的時候需要觸發(fā)一種機制需要另外的cpu跟我保持一致，如果這樣的話，耗時當(dāng)然會比較長。

在x前后加56個字節(jié)，無論怎么刷新緩存，這個x都不會和另外一個x位于同一緩存行，這意味著這個cpu修改了第一個x的時候，是不需要通知任何其他cpu的，第二個cpu修改第二個x的時候，也是不需要通知第一個cpu的，速度一定會很快。

jdk 7寫的LinkedBlockQueue也是這種寫法或者獲得杜克獎的開源軟件Disruptor中的環(huán)形隊列也是這種寫法，

Disruptor（環(huán)形隊列）號稱是最快的單機mq；實現(xiàn)鏈表一般需要2個指針，一個是頭指針，一個是尾指針，而這個環(huán)形隊列，只要有一個指針就可以了，

指針指向這個位置就往這存，指向下個位置就往下一個位置存，什么時候存滿了，就等著最開始存的那個被消費走，消費走了繼續(xù)往這里存，一個指針來回轉(zhuǎn)，速度非常快。

由于有多個生產(chǎn)者和多個消費者，在多線程的情況下這個環(huán)形的指針就會被多個線程讀到自己的緩存里，

第一個屬性是起始值，后面是7個無業(yè)務(wù)含義的數(shù)據(jù)，其存在的目的是可以保證p1屬性往后組合的時候不會和別的p1屬性位于同一個緩存行。

但是說不準(zhǔn)會往前面組合呢即為什么沒有前面的7個呢？也是有的，在父類的父類中定義的，

數(shù)組中前連續(xù)的2個元素是2個RingBuffer對象，一個對象所占用的字節(jié)57+8+56，所以可以確保一個緩存行中只有一個元素，那么在多線程的情況下對不同元素的修改不會互相通知，互相影響。

以上便是cpu級別的并發(fā)控制之緩存一致性的描述。

審核編輯：湯梓紅