RF Transceiver芯片的集成度越來越高，AAU的射頻鏈路的功能前移。AFE8092是TI高性能，大帶寬的多通道射頻收發器件，已經大規模在5G Massive MIMO射頻TRX板上成功商用。它包括了8個發射通道，8個接收通道，2個反饋通道，所有通道均為射頻直采架構。各個射頻鏈路的大帶寬，高性能使得AFE8092適用于大部分4G/5G基站TRX射頻板應用場景。

如圖1所示，AFE8092的接收（RX）鏈路包含了4Gsps直采ADC，包含了DSA(Digital Step Attenuator)。每個接收通道數字部分包含功率監測，可以支持內部或外部的AGC控制，同時也包含RF overload功率監測，保證可靠性。發射(TX)鏈路包含了最高支持到12Gsps的射頻直采DAC，包含DSA。也集成了功放保護(PAP)功能，防止突發大信號導致功放燒毀。同時，AFE8092支持的信號頻率非常寬，可支持所有Sub 6GHz和部分高頻應用。

圖1 AFE8092內部模塊架構框圖

在5G Massive MIMO應用中，會存在下行的波束賦形及上行基于DOA(Direction of Arrival)估計的上行波束形成，這兩種算法要求從基帶到天線的增益及相位非常精確。但是，MIMO系統中，存在著由陣子位置、方向圖等帶來的增益/相位非時變誤差，以及由溫度、器件老化等因素帶來的時變誤差。因此，MIMO系統會在GP(Guard Period)時隙對上下行鏈路的增益及相位做周期性的校正。

一般來說，在MIMO系統中天線校正功能的硬件連接都可以抽象為圖2的結構。這里舉個簡單的例子：在對下行鏈路的增益和相位進行校正時，此時打開作為校正通道的RX鏈路，被校正的TX通道開始發射位于工作頻點的校正信號，經由信號鏈路和校正網絡進入校正通道，也就是RX通道，不同被校正通道發射的信號相位/頻率不同，以便校正通道進行通道區分；對上行鏈路的增益和相位進行校正的過程和下行鏈路完全相反，打開作為校正通道的單個TX鏈路，由該鏈路發校正信號，由被校正的接收通道進行接收，該信號頻率在RX通道頻點上，以便對RX通道特性進行采集。如上的兩個發射/接收校正信號行為會讓系統得到鏈路增益/相位信息，因此可以在基帶進行補償。

圖2 MIMO系統天線校正硬件單通道示意圖

從上面對天線校正的簡要介紹中可以看到，在天線校正過程中，是存在著業務通道臨時切換成校正通道的過程的。舉個例子，在正常業務場景下，TX Calibrate CH(RX0)作為業務通道，對來自天線的業務信號進行采樣并送到基帶進行處理。此時的DSA值在設計時未知，可能為默認值，也可能為其它的DSA值(被大信號觸發了AGC)，此時的接收NCO為1.8GHz。

一旦開始進行下行通道校正，該通道會作為校正通道接收來自其它發射通道發出的校正信號。此時我們希望預設一個DSA值，只有已知增益的校正鏈路才能用來作為整個校正系統的錨點。同時，在FDD系統中，上下行的中心頻點是不一致的，我們假設這里的下行中心頻點為1.9GHz，為了得到下行鏈路的特定頻率特性，則被校正通道發射的校正信號需要落在1.9GHz，則此時要求校正通道將NCO切換到1.9GHz。

可以看到，在進行天線校正中，系統對Transceiver有4點需求：1. 使用外部觸發控制Transceiver的TX/RX通道進行DSA切換；2. 使用外部觸發控制Transceiver的TX/RX通道進行NCO切換；進行上面兩個操作時，關閉特定射頻通道進行節能；4. 使用外部觸發恢復Transceiver被切換的DSA/NCO。

AFE80xx使用單個GPIO實現了DSA及NCO快速切換功能。AFE80xx使用TX_AC_EN和RX_AC_EN兩個GPIO分別實現了上下行AC校正功能。下面舉個例子對該功能進行說明，例子內涉及的API在后面進行細節說明。

器件初始化，下行DSA=0db, NCO=1.9G;上行DSA=3dB, NCO=1.8G。系統約定使用RX0通道作為下行校正通道，使用TX0通道作為上行校正通道。

對下行通道進行校準配置：

使用TI封裝的API預設校準時需要切換的RX0 DSA=6dB, 對應的API為setRxDsaGainSwap(0,0x1, 0, 12).

使用TI封裝的API預設校準時需要切換的RX0 NCO=1.9GHz，對應的API為updateRxNco(0,0x1, 0,1, 1900000,0).

使用以下三個API將TX_AC_EN的GPIO動作映射到特定通道動作上去：

CAFE.rxCalibrationTddEn(0,1)

CAFE.overrideRxGsw(0,0xfe,0,0)

CAFE.overrideRxNcoSel(0,0xfe,0,0)

對上行通道進行校準配置：

使用TI封裝的API預設校準時需要切換的TX0 DSA=6dB, 對應的API為setTxDsaGainSwap(0,0x1, 0, 24).

使用TI封裝的API預設校準時需要切換的TX0 NCO=1.8GHz，對應的API為updateTxNco(0,0x1, 0,1, 1800000,0).

使用以下三個API將RX_AC_EN的GPIO動作映射到特定通道動作上去：

CAFE.txCalibrationTddEn(0,1)

CAFE.overrideTxGsw(0,0xfe,0,0)

CAFE.overrideTxNcoSel(0,0xfe,0,0)

觸發下行通道校準動作：

FPGA將TX_AC_EN拉高。此時，除了RX0以外的所有RX通道全部關閉，RX0的DSA被設置為6dB，NCO被設置為1.9GHz。

通道狀態恢復為正常狀態：

FPGA將TX_AC_EN拉低，RX0通道恢復為原始狀態。

觸發上行通道校準動作：

FPGA將RX_AC_EN拉高。此時，除了TX0以外的所有TX通道全部關閉，TX0的DSA被設置為6dB，NCO被設置為1.9GHz。

通道狀態恢復為正常狀態：

FPGA將RX_AC_EN拉低，TX0通道恢復為原始狀態。

為了給客戶提供更普適的配置方法，客戶可以自行在初始化靜態腳本中進行校正模式的配置，或者參考以下對API的說明，靈活進行配置。下表內進行說明的變量，用戶可自行修改，不進行說明的變量，不建議用戶自行修改。

表1. AC校正相關API注釋說明

除了上文中提到的NCO和DSA值配置，在進行系統設計時，設計者也需要考慮其它通道和校正通道開關狀態的配合。如下圖所示，在進行下行天線校正時，我們需要確保幾組通道的開關狀態如下：

圖3 天線校正通道時隙關系示意圖

TX通道開關：全部打開，需要下行通道發射訓練序列進行硬件通道特性獲取

RX通道開關：全部打開，該通道開關仲裁優先級排在校正PIN以下。

FB通道開關：全部關閉，在AFE8092器件里，RX和FB通道開關狀態互斥，關閉FB通道，防止RX無法打開。

AC PIN： 控制校正動作的TX_AC_EN在啟用天線校正的時刻拉高。

在進行上行天線校正時，通道邏輯和下行校正類似，在此不再贅述。

審核編輯：郭婷