色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

深度解讀SerDes(Serializer-Deserializer)3

jf_78858299 ? 來源:摩爾學堂 ? 作者:摩爾學堂 ? 2023-03-16 10:31 ? 次閱讀

3.抖動和信號集成( Jitter, SI )

抖動是指信號的跳邊時刻偏離其理想(ideal)或者預定(expected)時刻的現象。噪聲,非理想的信道,非理想的電路都是產生抖動的原因。

3.1 時鐘的抖動(clock jitter)

圖片

Figure 3.1 Clock Jitter

對于時鐘信號,根據應用場景的不同,對抖動的定義也不一樣。比如數字邏輯計算時序余量的時候,關心的是周期抖動。而時鐘設計人員更喜歡相位抖動,因為可以利用頻譜評估相位抖動,并可以用頻譜來評估具體的干擾對總相位抖動的貢獻。

參考圖3.1,介紹一下幾種抖動的定義。

l 相位抖動(phase jitter)

J phase (n)= tn – n*T。理想時鐘的每個周期T都是相等的,沒有抖動。真實時鐘的跳邊沿相對于理想時鐘的偏離稱作相位抖動。

l 周期抖動(period jitter)

J period (n)= (t n - t n-1 )– T。周期抖動是實際時鐘的周期相對于理想周期的偏離(deviation)。顯然J period (n) = J phase (n) - J phase (n-1)。

l Cycle-to-Cycle jitter

J cycle (n) = (t n - t n-1 ) - (t n-1 - t n-2 )。前后相鄰的兩個周期的偏差是Cycle-Cycle抖動。顯然J cycle (n)= J period (n) – J period (n-1)。

假設相位抖動的最大值為 +/-Jp, 而且抖動的頻率fjitter = 0.5fclock = 0.5/T,也就是,

tn-2時刻的相位抖動為最大值+Jp ,tn-1時刻的相位抖動為最小值-Jp

tn時刻的相位抖動為最大值+Jp , tn+1時刻的相位抖動為最小值-Jp

那么,周期抖動最大值 J period =+/- 2* Jp

那么,Cycle-Cycle抖動最大值 Jcycle ~ =+/- 4* Jp~

3.2. 數據的抖動(data jitter)

在高速SerDes領域每個人都在說抖動,因為抖動直接和誤碼率(BER)相關。

SerDes發送端的一個重要要求是抖動(jitter generation)----針對特定的碼型(pattern),速率和負載情況下,發送端所生成的抖動。

信號經過信道(channel)到達接收端時,又會進一步放大抖動,不同的碼型(pattern)包含的頻率成分也不一樣,信道對不同頻率成分的傳輸延時也不一樣(非線性相位), 產生和數據pattern相關的確定性抖動。阻抗不連續產生的反射,相鄰信號的串擾和噪聲都會引起數據抖動。

SerDes接收端的一個重要指標是抖動容忍能力(Jitter Tolerance)----針對特定的碼型和誤碼率要求(BER<10 ^-12^ ),SerDes接收端能夠容忍的抖動大小。對抖動評估時,會使用眼圖(eye-diagram),浴缸曲線(bath curve),抖動分布柱狀圖(PDF),抖動頻譜(jitter spectrum)等圖形手段。

有一點需要說明,在談論高速SerDes的數據抖動時(Tj,Rj,Dj etc.),是不包括低頻率抖動的。這是因為低頻率的抖動被認為是一種wander,可以被CDR跟蹤,不會引起誤碼。在用示波器(SDA)測量數據抖動的時候,可以設置示波器內嵌的CDR環路帶寬,示波器測量的抖動數據已經濾掉了低頻抖動。

根據抖動產生的原因和概率密度函數,常常將抖動分為幾類。對抖動進行分類的意義在于某些類型的抖動可以被校正,而其他類型的不能被校正。經典的,總抖動Tj(Total Jitter)被分類為確定性抖動Dj ( deterministic jitter )和隨機抖動Rj ( random jitter )。抖動以UI或者ps為單位,可以是均方根值,或者峰峰值。

3.2.1 Dj

Dj被進一步細分,

l DCD( Duty cycle distortion )

占空比失真抖動。差分信號的正端負端的偏置電壓不一致,或者上升沿和下降沿時間不一致會導致占空比失真。因為DCD和數據pattern相關,是可以被校正的抖動。

l DDJ( Data dependent jitter )

數據碼型相關的抖動,也稱 碼間干擾ISI( intersymbol interference )。DDJ是由于不理想的信道導致。是可以被均衡器校正的抖動。

l Pj( Periodic jitter )

周期性抖動。Pj由電路上周期性干擾源導致。比如開關電源的開關頻率,時鐘信號的串擾等。雖然電源的開關頻率一般在CDR的跟蹤范圍內,但是低次諧波成分可能會落在環路帶寬外,或者jitter peaking區域, 更重要的是電源諧波對CDR內VCO的干擾是不能被抑制和跟蹤的,所以對于基于Ring VCO的CDR一定要盡可能的使用LDO供電。Pj不能被均衡器校正.

l BUJ( Bounded uncorrelated jitter )

BUJ由非時鐘的干擾源引起。如果干擾源aggressor和victim是異步的,抖動的概率分布為有界的高斯分布,此時也稱作CBGJ( Correlated Bounded Gaussian Jitter )。BUJ/CBGJ不能被校正。

3.2.2 Rj

Rj有半導體本身的噪聲引起,一個重要特征就是Rj的概率密度函數是高斯分布的,沒有邊界,且和數據pattern無關。只有在一定誤碼率約束下,才可以被認為是有界的。

3.2.3 Tj

數學意義上,抖動的概率分布函數可以近視為高斯分布和雙底拉克分布的卷積。

對高斯分布有貢獻的抖動為:

n Rj為高斯分布

n 大量Pj疊加的效果也為高斯分布

n 部分BUJ也為高斯分布

對雙底拉克分布有貢獻的抖動為:

n DCD被近視為雙底拉克概率分布

高斯分布和雙底拉克分布的卷積:

圖片

其中,W被認為是確定性抖動的峰峰值,δ是高斯分布的均方差。見圖3.2, 可以看到,隨著確定性抖動W的增加,概率密度分布曲線的頂部出現了雙峰。一般來講頂部曲線反映了確定性抖動的大小程度。

圖片

Figure 3.2 PDF of Tj with different Dj and Rj

把一個UI內的兩個跳變沿處(0 UI處和1UI處)的概率分布函數放在一張圖中,就是抖動的浴缸曲線( bathtub curve )。因為對數的寬動態范圍,Y坐標以對數顯示。圖3.3為確定性抖動W=0.05UI, 高斯抖動方差0.05UI的浴缸曲線。

圖片

Figure 3.3  Bathtub Curve of Tj with 0.05 Dj peak and 0.05 Rj RMS

浴缸曲線還會標出對應的誤碼率BER坐標,比如圖中BER=10^-12的峰峰值抖動為Tj(p-p)=0.373*2 = 0.746 UI。曲線下面的面積占總面積的比率就是誤碼率。比如圖中,

圖片

浴缸曲線的頂部主要為確定性抖動Dj的貢獻,越靠近底部,高斯抖動的貢獻越大,并以高斯曲線的斜率衰減,也因此常利用高斯分布的特性進行估算。下表為高斯分布 圖片

和均方差關系。

圖片

在規定的BER內,利用該表可以快速估算均方差值和峰峰值之間的關系。比如高斯抖動的均方根0.05UI,誤碼率要求為10^-12 BER,查表可知Q=7,那么高斯抖動的峰峰值要求是0.05UI72 = 0.7UI。

如前所述,W=0.05UI,Rj=0.05UI計算出的總抖動Tj=0.746UI;

利用高斯特性估算的高斯抖動為0.7UI。

如果按Tj = Rj(0.7UI)+Dj(0.05UI)計算得到0.75U,基本是一致的,差異是因為畫圖程序有量化誤差。

4.信號集成(SI)及仿真

4.1信道channel

SerDes信道關注的頻率范圍是0Hz到奈奎斯特頻率,也就是2倍的信號基頻。信號的基頻是信號線速率的一半,也就是說信號的奈奎斯特頻率就是線速率。信道對信號的損傷包括插入損失(insertion loss),反射 (reflection),串擾(crosstalk)等。這些損傷可以用S-parameter信道模型來表達。S-parameter可以有矢量網絡分析儀測量(Vector Network Analyzer)得到。信道不是一個純阻性網絡,還包括容性和感性。這樣對不同頻率里成分的時延也不一樣,從而產生和data pattern相關的抖動。

信道上的每一個不連續阻抗點都會產生反射,根據反位置的不同,反射信號會以不同的相位疊加在原始信號上,增加或者減小信號的幅度。

SerDes信號為差分形式,對共模干擾有較強的抑制。如果在+/-端上的干擾有差異,就會引入串擾。通常外部PCB可以保證SerDes數據和干擾源保持足夠的距離,但是芯片內部由于考慮到經濟性,很難保證SerDes信號和干擾源足夠的隔離距離,尤其是一個通道自己的發送信號干擾自己的接收信號。

4.2 芯片封裝Package

封裝package也是信道的一部分。芯片外部的信道可以通過VNA測量的到,而封裝的S-parameter通常有芯片制造商提供,仿真時可以把兩者級聯起來。封裝package由于距離較短,insertion loss通常不是主要問題,主要考慮的是阻抗匹配問題。

4.3 SI仿真

信號集成性(SI)仿真可以通過把SerDes發送端SPICE模型,封裝和信道的S-parameter模型,接收端SPICE模型級聯起來搭建仿真平臺,利用仿真工具對不同的激勵在不同的測試條件作電路仿真。通過測量SerDes接收端的眼圖來評估是否滿足設計需求。也可以通過實測接收端眼圖,檢驗是否滿足接收端的眼圖模板,或者協議規定的眼圖模板。圖4.1為一個實測的3.125Gbps信號的眼圖及模板,同時也包含了浴缸曲線和統計圖。

Figure 4.1 Rx-end Eye-diagram of A 3.125Gbps SerDes

對于高速SerDes(>5Gbps),這種傳統的電路仿真方法已經不能滿足設計的需求。首先,過量的碼間干擾ISI導致接收端眼圖完全閉合,但是通過芯片內的DFE均衡后,眼圖可能是很好的。其次,電路仿真(SPICE)的速度非常慢,即使是有辦法把DFE均衡加入仿真,由于DFE仿真需要足夠長時間的bits來訓練,此時,電路仿真的仿真時間是不可接受的。

對于高速SerDes的仿真需要借助統計分析 (statistical analysis) 的方法。統計分析的方法把發送端-信道-接收端的連接近視為線性系統,計算系統脈沖響應h(t),加入噪聲源來模擬抖動,然后用激勵對脈沖響應進行卷積,得到接收端的信號,這種方法可以把廠家私有的FFE,DFE自適應算法加入仿真。

統計分析 (statistical analysis)方法不能仿真電路的非線性和時變特性,所以高速SerDes往往要兩者結合起來仿真SI。更多關于統計分析 (statistical analysis)方法可以參考。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    50

    文章

    4102

    瀏覽量

    133739
  • SerDes
    +關注

    關注

    6

    文章

    200

    瀏覽量

    34965
  • FFE
    FFE
    +關注

    關注

    0

    文章

    8

    瀏覽量

    1165
  • dfet
    +關注

    關注

    0

    文章

    2

    瀏覽量

    2134
收藏 人收藏

    評論

    相關推薦

    SerDes的技術原理 SerDes的重要概念和技術概述

    SerDesSERializer(串行器)/DESerializer(解串器)的簡稱,是一種主流的時分多路復用(TDM)、點對點(P2P)的串行通信技術。
    的頭像 發表于 11-14 09:32 ?1.5w次閱讀
    <b class='flag-5'>SerDes</b>的技術原理 <b class='flag-5'>SerDes</b>的重要概念和技術概述

    SERDES的作用 SerDes基礎知識詳解

    SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。
    的頭像 發表于 01-04 09:04 ?4448次閱讀
    <b class='flag-5'>SERDES</b>的作用 <b class='flag-5'>SerDes</b>基礎知識詳解

    SerDes是怎么工作的

    FPGA發展到今天,SerDes(Serializer-Deserializer)基本上是標配了。從PCI到PCI Express, 從ATA到SATA,從并行ADC接口到JESD204, 從RIO
    發表于 07-28 07:02

    SN65LVDS95,pdf(LVDS Serdes Tra

    The SN65LVDS95 LVDS serdes (serializer/deserializer) transmitter contains three 7-bit parallel-load
    發表于 09-09 21:29 ?19次下載

    Evaluate Serializer-Deserializ

    Evaluate Serializer-Deserializer (SerDes) Performance by Creating Eye Pattern Templates Abstra
    發表于 07-25 01:27 ?920次閱讀
    Evaluate <b class='flag-5'>Serializer</b>-Deserializ

    符合EMIEMC標準的SerDes—基本測試策略和指南

    is an important part of design verification for serializer/deserializer (SerDes) devices in automotive applicatio
    發表于 04-01 15:16 ?0次下載
    符合EMIEMC標準的<b class='flag-5'>SerDes</b>—基本測試策略和指南

    An Introduction to Preemphasis and Equalization in Maxim GMSL SerDes Devices

    Transmit preemphasis and receive equalization can allow serializer/deserializer (SerDes) devices
    發表于 11-27 16:36 ?2222次閱讀
    An Introduction to Preemphasis and Equalization in Maxim GMSL <b class='flag-5'>SerDes</b> Devices

    SerDes的基本結構

    FPGA發展到今天,SerDes(Serializer-Deserializer)基本上是標配了。
    的頭像 發表于 10-31 11:28 ?1914次閱讀

    什么是差分信號,差分信號的優缺點分析

    SERDES(Serializer-Deserializer)應用中,顧名思義,CDR接收器必須從數據中恢復嵌入的時鐘。更準確地說,是從數據信號的交換中獲取時鐘。
    發表于 03-02 11:10 ?1.1w次閱讀

    深度解讀SerDesSerializer-Deserializer)1

    FPGA發展到今天,SerDesSerializer-Deserializer)基本上是器件的標配了。從PCI發展到PCI-E,從ATA發展到SATA,從并行ADC接口到JESD204,從RIO到
    的頭像 發表于 03-16 10:28 ?3153次閱讀
    <b class='flag-5'>深度</b><b class='flag-5'>解讀</b><b class='flag-5'>SerDes</b>(<b class='flag-5'>Serializer-Deserializer</b>)1

    深度解讀SerDesSerializer-Deserializer)2

    接收端均衡器的目標和發送均衡器是一致的。對于低速(
    的頭像 發表于 03-16 10:30 ?2352次閱讀
    <b class='flag-5'>深度</b><b class='flag-5'>解讀</b><b class='flag-5'>SerDes</b>(<b class='flag-5'>Serializer-Deserializer</b>)2

    SerDes的基礎知識

    SerDesSERializer串行 器/DESerializer解串器的簡稱,這種主流的高速的時分多路復用(TDM)點對點的串行通信技術可以充分利用通信的信道容量,提升通信速度,進而大量的降低通信成本。
    的頭像 發表于 08-14 09:45 ?2692次閱讀
    <b class='flag-5'>SerDes</b>的基礎知識

    SerDes是怎么設計的?(一)

    FPGA發展到今天,SerDesSerializer-Deserializer)基本上是器件的標配了。從PCI發展到PCI-E,從ATA發展到SATA,從并行ADC接口到JESD204,從RIO到
    的頭像 發表于 10-16 14:50 ?1542次閱讀
    <b class='flag-5'>SerDes</b>是怎么設計的?(一)

    什么是SerDes呢?為什么我們需要此項技術呢?有哪些設計要求和技巧?

    什么是SerDes呢?為什么我們需要此項技術呢?有哪些設計要求和技巧? SerDesSerializer/Deserializer)是一種用于將串行數據轉換為并行數據(
    的頭像 發表于 11-07 10:26 ?2388次閱讀

    汽車以太網發明人押寶SerDes!一文詳解車載SerDes技術

    SerDes,即Serializer(串行器)和Deserializer(解串器)的簡稱,是一種高速串行數據傳輸技術。
    的頭像 發表于 03-12 14:05 ?2273次閱讀
    汽車以太網發明人押寶<b class='flag-5'>SerDes</b>!一文詳解車載<b class='flag-5'>SerDes</b>技術
    主站蜘蛛池模板: 97伦理电影在线不卡| 国产手机精品一区二区| 久久无码av三级| 主播蜜汁丝袜精品自拍| 欧美精品中文字幕亚洲专区| 成人小视频免费在线观看| 五花大绑esebdsm国产| 久久re热在线视频精99| bbwxxxx交女警| 污污内射在线观看一区二区少妇 | 99视频精品全部免费观看| 日韩AV片无码一区二区三区不卡| 国产日韩成人内射视频| 中文字幕在线观看亚洲日韩| 乳色吐息在线观看全集免费观看| 国产在线精品亚洲视频在线| 69日本人XXXX护士HD| 无码区国产区在线播放| 里番acg纲手的熟蜜姬训练场| 二色AV天堂在线| 樱花动漫成人隐藏入口| 日韩一区精品视频一区二区| 久久国产精品久久国产精品| 成人在线视频观看| 在线中文字幕亚洲日韩| 丝袜足控免费网站xx91| 麻豆一二三区果冻| 国产免费久久爱久久啪| aaa级黄影片| 亚洲一区二区三区91| 日本视频一区二区免费观看| 久久99热这里只频精品6| 东京热无码中文字幕av专区| 最近中文字幕在线中文高清版 | 欧美肥胖女人bbwbbw视频| 国精产品一区二区三区有限公司 | 泡妞高手在都市完整版视频免费| 国产乱辈通伦影片在线播放亚洲| 999久久久国产精品蜜臀AV| 小777论坛| 日韩欧美 亚洲视频|