二．印刷電路板設(shè)計

隨著信息寬帶化和高速化的發(fā)展，要求信號的傳輸和處理的速度越來越快。已經(jīng)成為PCB設(shè)計必須關(guān)心的問題之一。PCB已不僅僅是支撐電子元器件的平臺，簡簡單單在基材上布上金屬導(dǎo)線，由于存在引線電感，并不能能實現(xiàn)互連。PCB已成為功能元件，成為高性能的系統(tǒng)結(jié)構(gòu)。從而使得PCB設(shè)計成為產(chǎn)品設(shè)計能否成功的關(guān)鍵因素。

印制電路板EMC設(shè)計是產(chǎn)品EMC設(shè)計的基礎(chǔ)。整機輻射發(fā)射超標，輻射敏感度不達標，大多是由于PCB引起的。

在PCB設(shè)計階段處理好EMC問題，是使產(chǎn)品實現(xiàn)電磁兼容最有效，成本最低的手段。

1. 電磁騷擾發(fā)射的抑制方法之一：PCB布線及布局基本原則

電流必須在一個回路中流動。每個信號都有一個回流來構(gòu)成回路。直流和低頻時，回路電流總是從電阻最小的路徑上通過；而高頻時，回流總是從阻抗最小的路徑上通過。

兩根導(dǎo)線分別流過大小相等方向相反的信號電流和它的回流電流，它們的磁場也是大小相等方向相反，如果兩根導(dǎo)線距離非常近，磁場即差模EMI輻射將完全抵消。所以基本原則是：如果要把差模EMI輻射減小到最小，信號線應(yīng)盡量靠近與它構(gòu)成回路的回流線，即必須把回路面積減少到最小。

精心的走線設(shè)計可以在很大程度上減少走線阻抗造成的騷擾，而抑制電磁騷擾發(fā)射。當頻率超過數(shù)kHz時，導(dǎo)線的阻抗主要由導(dǎo)線的電感決定，細而長的回路導(dǎo)線呈現(xiàn)高電感（典型lOnH/cm），其阻抗隨頻率增加而增加。如果設(shè)計處理不當，將引起共阻抗耦合。

兩根電流方向相反的平行導(dǎo)線，由于互感作用，能夠有效地減少電感，總自感可表示為：

L = L1 +L2 - 2M

式中， L1、L2分別為導(dǎo)線1和導(dǎo)線2的自感，M為互感

M=L1/［1+（a/h）2］

式中，a—間距， h—離地面距離。當：L1 = L2，則：

L =2 （L1- M）

當：a = 0

M = L1

，則 L = 0。

由此可以得到布線基本原則，即環(huán)路面積為零。例如，多層板層間距離很小，4層板為0.15mm，而28層板為0.05mm能真正做到環(huán)路面積為零，總自感為零，如圖3所示。

圖3 布線基本原則：環(huán)路面積為零

在印制板布局時，應(yīng)先進行物理分區(qū)和電氣分區(qū)，確定元器件在板上的位置，然后布置地線、電源線，再安排高速信號線，最后考慮低速信號線。

布局時，首先作好不兼容分割，元器件的位置應(yīng)按電源電壓、數(shù)字及模擬電路、速度快慢、電流大小等進行分組，以免相互騷擾。根據(jù)元器件的位置可以確定印制板連接器各個引腳的安排。所有連接器應(yīng)安排在印制板的一側(cè)，盡量避免從兩側(cè)引出電纜，減少共模輻射。其次，在安裝，受力，受熱和美觀等方面應(yīng)滿足要求。

（1）電源線

在考慮安全條件下，電源線應(yīng)盡可能靠近地線， 以減小差模輻射的環(huán)面積，也有助于減小電路的交擾。對于單一電源供電的PCB，一個電源平面足夠了；對于多種電源，若互不交錯，可考慮采取電源層分割，用作參考面時，需加縫補電容；對于電源互相交錯（尤其多種電源供電，且互相交錯的IC）的單板，則必須考慮采用2個或以上的電源平面。

（2）時鐘線、信號線和地線的位置

時鐘線、信號線與地平面相鄰或與地線距離較近，形成的環(huán)路面積盡量小。必要時，兩側(cè)加地線護送。

（3）按邏輯速度分割

當需要在電路板上布置快速、中速和低速邏輯電路時，高速的器件（快邏輯、時鐘振蕩器等）應(yīng)安放在緊靠邊緣連接器范圍內(nèi)，而低速邏輯和存儲器，應(yīng)安放在遠離連接器范圍內(nèi)。這樣對共阻抗耦合、輻射和交擾的減小都是有利的。

（4）避免印制電路板導(dǎo)線特性阻抗的不連續(xù)性，保證特性阻抗連續(xù)，必須做到跡線寬度不要突變、導(dǎo)線不要突然拐角，同層的佈線的寬度必須連續(xù)，不同層的走線阻抗也必須連續(xù)。

（5）檢查信號線的長度和信號的頻率是否構(gòu)成諧振，即當佈線長度為信號波長1／4的時候的整數(shù)倍時，此佈線將產(chǎn)生諧振，而諧振就會輻射電磁波，產(chǎn)生騷擾。

2. 高速數(shù)字電路設(shè)計

在電子系統(tǒng)中，需要各種長度的走線。在這些走線上，信號從線的始端傳輸?shù)浇K端，需要一定時間。也就是說，信號存在延時。這種延時，在低速系統(tǒng)中可以忽略；但在高速系統(tǒng)中，則不能被忽略。高速PCB設(shè)計還需考慮當信號在導(dǎo)線上傳輸時，如果傳輸線與始端阻抗或終端阻抗不匹配，將會出現(xiàn)電磁波反射現(xiàn)象，使信號失真，產(chǎn)生干擾脈沖，影響系統(tǒng)運行。

所謂高速PCB，是從數(shù)字電路的角度說的，而對于模擬電路的PCB，則是高頻問題。高速指的是信號的邊緣速率高，而不一定是時鐘頻率高，可以這么說：時鐘頻率低的PCB，不一定不是高速PCB，而時鐘頻率高的PCB，則一定也是高速PCB。一旦把所設(shè)計的PCB當作高速PCB來設(shè)計后，就需要考慮高速信號的傳輸、端接、串擾等問題，如果不這樣考慮，不進行高速信號的完整性設(shè)計，PCB的工作可靠性可能就不能保證，甚至無法正常工作。而對于普通PCB，不去考慮高速的影響，則沒有關(guān)系。

信號完整性（Signal Integrity，簡稱SI）是指在信號線上的信號質(zhì)量及信號定時的準確性。即在要求的時間內(nèi)，信號能以要求的時序、持續(xù)時間和電壓幅度作出響應(yīng)，不失真的從源端傳送到接收端，則該信號是完整的。所以，信號完整性分析是以電壓波形為主的分析。

時序是高速系統(tǒng)的核心問題。如果定時不準確，則不能得到準確的邏輯。信號傳輸時，任何發(fā)生在驅(qū)動端，互連線或接收端的延時或波形畸變都會導(dǎo)致傳輸失敗。

破壞信號完整性的原因有：所使用的芯片切換速度過快；端接元件布設(shè)不合理、電路互連不合理以及傳輸線、過孔等引起的阻抗不連續(xù)；線距過小引起的串擾以及尖峰電壓等都會引起信號完整性問題。信號完整性問題包括反射、串擾、過沖、振蕩、時延和電磁騷擾發(fā)射等。信號完整性分析的目標是保證可靠的高速數(shù)據(jù)傳輸。高速數(shù)字系統(tǒng)設(shè)計成功的關(guān)鍵在于保持信號的完整性。從廣義上講，信號完整性問題指的是在高速產(chǎn)品中，互連線引起的所有問題。它主要研究互連線與數(shù)字信號電壓電流波形相互作用時，如何影響產(chǎn)品性能。信號完整性問題包括：

反射信號Reflected signals

延時和時序錯誤Delay & Timing errors

過沖與下沖Overshoot/Undershoot

振鈴Ringing（多次跨越邏輯電平門限錯誤False switching ）

串擾Induced Noise （or crosstalk）

電磁輻射EMI radiaTIon

為了實現(xiàn)信號完整性，必須縮短 S 并進行阻抗匹配，阻抗匹配方法有：串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC網(wǎng)絡(luò)、二極管陣等。

第二層 接地設(shè)計

一．接地設(shè)計是重在治本的重要一層。

1.接地是指將一個電路、設(shè)備、分系統(tǒng)與參考地連接，目的在于提供一個等電位點或面。接地必須有接地導(dǎo)體和參考地才能完成。

2.參考地的含義是廣泛的，可以是大地，也可以是起大地作用的，有足夠面積的導(dǎo)體。如飛機或船舶的殼體，機柜的柜體等。理想的參考地是一個零電位、零阻抗的物理體。能為電路或系統(tǒng)提供基準電位；能抑制產(chǎn)品內(nèi)部產(chǎn)生的電磁騷擾以及外部進入產(chǎn)品的電磁騷擾；并能為電流流回源提供一條低阻抗路徑。

3.接地是一個系統(tǒng)概念。電流幅值和頻率是兩項關(guān)鍵因素。對接地分類是為了選擇接地體及其連接方式。

接地分類 接地電流幅值 接地電流頻率范圍

信號地 （回流地） 幾mA-幾A 直流-GHz

電源地 幾mA-幾A 《50-60Hz

保護地 （安全地） 10A-1000A 《50-60Hz

防雷地 《240kA 200kHz-500MHz

參考地 （EMI地） μA-A 直流-微波

參考地任務(wù)之一是為EMI電流提供一個受控抑制通道。關(guān)鍵是在極寬的頻率范圍內(nèi)保持低阻抗。

防雷地是提供一條將雷電電流通入大地的受控通道。關(guān)鍵是同時維持低電阻和低電感，并且提供充分的瞬態(tài)電流容量。

安全地（保護地 ）主要是為了保護人身安全。通常將金屬殼體接地，出現(xiàn)故障時確保故障電流流入大地。

電源地的主要問題是維持低阻抗，并提供足夠的電流容量。

信號地（回流地）為信號提供一個回流通道

二．接地方式

1.懸浮地

信號電平較大或接近時，該模塊應(yīng)接系統(tǒng)地，信號電平較小或相差大時，低電平信號模塊應(yīng)接懸浮地。

設(shè)備懸浮地設(shè)備的地線在電氣上與參考地及其他導(dǎo)體相絕緣，單元電路懸浮地單元電路信號地與參考地及機箱絕緣

懸浮地容易產(chǎn)生靜電積累和靜電放電。易遭雷擊和其他瞬態(tài)騷擾。通常在懸浮地與參考地之間接進一個阻值很大的電阻以消除靜電積累。

2. 單點接地（f《1MHz）

并聯(lián)單點接地：每個電路模塊都接到一個單點地上，每個單元在同一點與參考點相連。

多級電路的串聯(lián)單點接地：接地點應(yīng)選在低電平電路的輸入端，使其最接近參考地。若把接地點移到高電平端，則 輸入級的地對參考地的電位差最大，是不穩(wěn)定的。

3. 多點接地（f 》10MHz）

設(shè)備中的電路都就近以機殼為參考點，而所有機殼又以地為參考，使接地引線長度最短。在多點接地的情況下，要注意地環(huán)路問題。信號頻率在1-10MHz之間，當?shù)鼐€長度不超過l /20時，可以采用單點接地，否則就要多點接地。當?shù)鼐€長度可以與l/4相比擬時，成為終端短路的l/4傳輸線，等效為開路，阻抗增大。

4. 混合接地

使用電抗元件使接地系統(tǒng)在低頻和高頻時呈現(xiàn)不同特性。

電子設(shè)備的混合接地把設(shè)備的地線分成兩類：電源地與信號地。設(shè)備中各部分電源地線都接到電源總地線上與信號總地線匯集到公共參考地。

三．長地線的阻抗

1.地線阻抗是導(dǎo)致地線騷擾的根本原因

理想地線應(yīng)是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分量，當有電流通過該地線時，就要產(chǎn)生電壓降。地線會與其他連線（信號、電源線等）構(gòu)成回路，當時變電磁場耦合到該回路時，就在地回路中產(chǎn)生感應(yīng)電動勢，并由地回路耦合到負載，構(gòu)成潛在的EMI威脅。

傳輸線輸入阻抗

Zin（x）=Zc（ZL+jZctgβx）/（Zc+jZLtgβx）

式中，β=2π/λ=ω（LC）1/2，

當 ZL=0

∣Zin（x）∣=∣jZctgβx∣=Zctg（ωx（LC）1/2）

當 x=λ/4

∣Zin（x）∣=Zctg［ω（λ/4）（LC）1/2］=Zctg（π/2）=∞

這時，接地線實際上開路，反而成為向外輻射的天線

2地線長度

地線長度應(yīng)為：≤l/20 應(yīng)當短而粗。