大多數數字系統中，除了需要具有邏輯運算和算數功能的組合邏輯電路外，還需要具有存儲功能的電路，組合邏輯與時序邏輯可構成時序邏輯電路，簡稱時序電路。現在討論實現存儲功能的兩種邏輯單元電路，即鎖存器和觸發器。

雙穩態：電子電路中。其雙穩態電路的特點是:在沒有外來觸發信號的作用下，電路始終處于原來的穩定狀態。在外加輸入觸發信號作用下，雙穩態電路從一個穩定狀態翻轉到另一個穩定狀態。由于它具有兩個穩定狀態，故稱為雙穩態電路。

單穩態電路只有一種穩定狀態，受到觸發以后，會自動轉到穩定狀態。雙穩態電路就兩種穩定狀態，受到觸發發后，就穩定在那種狀態，受到下一次觸發以后，再翻轉。

商店的彈簧門，就是一種“單穩態”。人一推開門后，處在一種不穩定狀態，人一進入后就會自動回復到關門這種穩定狀態。家中的普通門，就是“雙穩態”，門一被打開，就停在那里了，是一種穩態；將它關上了，又是一種穩態。

鎖存器：

鎖存器是構成各種時序電路的基本元件，它的特點是具有0和1兩種穩定的狀態，一旦狀態被確定，就能自行保持，即長期存儲1位的二進制碼，直到有外部信號作用時才有可能改變。鎖存器是一種對電平敏感的存儲單元電路，它們可以在特定輸入電平作用下改變狀態。

鎖存器的當前狀態與前一個狀態有關。 當R為1，輸出被復位，即Q為0。不論前一個狀態是什么，即不論Q的值是1還是0。 當S為1，R為0的情況下，Q即為0。不論前一個狀態是什么，即不論Q的值是1還是0， 當S和R狀態相同時(不論是1還是0)，Q的值為Q的值。即，保持狀態，鎖存器。

代碼見1_latch

D鎖存器

邏輯門控D鎖存器： 由于當R、S為1的時候，鎖存狀態不確定，故為了消除SR鎖存器的不確定狀態，可在電路的S和R輸入端連接一個非門G5從而保證S和R不同時為1的條件。此外還有傳輸門控D鎖存器，

觸發器

RS觸發器（RS (Reset-Set) flip-flop）

RS觸發器是雙穩態觸發器，倆個與非門交叉耦合構成。由表可知它具有置“0”、置“1”和 “保持”三種功能。即在CP產生上升沿時才進行數據變化。RS觸發器分為上升沿觸發和下降沿觸發。注意Rd、Sd都是低電平有效。但我們到不需要注意這些，只需明白，cp上升沿時，R為0復位，這時輸出只和置位的S有關。如果R為1，則輸出均為0，根據電路結構可知。當RS均為1時會出現混亂，所以需要有約束條件來限制。

代碼見RS_regist

JK觸發器（JK （Jump-Key）flip-flop ）

JK觸發器具有置0、置1、保持和翻轉功能，在各類集成觸發器中，JK觸發器的功能最為齊全。在實際應用中，它不僅有很強的通用性，而且能靈活地轉換其他類型的觸發器。由JK觸發器可以構成D觸發器和T觸發器。

D觸發器（data flip-flop）

D觸發器可以說是最常用的了。在寫Verilog時，觸發器均為D觸發器。雙穩態多諧振蕩器（Bistable Multivibrator），是一種應用在數字電路上具有記憶功能的循序邏輯組件，可記錄二進位制數字信號“1”和“0”。觸發器是構成時序邏輯電路以及各種復雜數字系統的基本邏輯單元。觸發器的線路圖由邏輯門組合而成，其結構均由SR鎖存器派生而來（廣義的觸發器包括鎖存器）。觸發器可以處理輸入、輸出信號和時鐘頻率之間的相互影響。

代碼：D_flip_flop

T觸發器 T (Toggle flip-flop)

T觸發器是一種使用較多的觸發器，將JK觸發器的J、K輸入端相連，接成一個輸入端T，即J = K = T，組成的觸發器就稱為T觸發器。圖5.5.1為T觸發器邏輯符號。在JK觸發器的基礎上可以得出T觸發器的特性方程為

當T＝0時，由其特性方程可得，即在時鐘信號的作用下，輸出端的狀態保持不變。

當T＝1時，由其特性方程可得，即在時鐘信號下降沿的作用下，輸出端的狀態翻轉為相反的狀態。在這種條件下，也稱為觸發器

代碼：T_flop_flip