色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

國產(chǎn)FPGA搭建圖像處理平臺(tái)

OpenFPGA ? 來源:OpenFPGA ? 2023-03-24 09:10 ? 次閱讀

最近收到了高云寄過來的FPGA板卡,下圖:

FPGA主要參數(shù):

FPGA型號(hào) 參數(shù)
GW2A-LV18PG256C8/I7 邏輯單元(LUT4)20736
寄存器(FF)15552
分布式靜態(tài)隨機(jī)存儲(chǔ)器S-SRAM(bits)41472
塊狀靜態(tài)隨機(jī)存儲(chǔ)器B-SRAM(bits)828K
塊狀靜態(tài)隨機(jī)存儲(chǔ)器數(shù)目B-SRAM(個(gè))46
乘法器(18x18 Multiplier)48
鎖相環(huán)(PLLs)4
I/O Bank 總數(shù)8

因?yàn)榘蹇ㄊ堑谌降模圆挥柙u價(jià),我們今天主要從下面幾方面簡單說明一下:EDA、IP、編譯速速、生態(tài)。

EDA

我這次使用的教育版軟件,無需License,但是也會(huì)有些限制。

打開界面:

acdf39b4-c9d1-11ed-bfe3-dac502259ad0.png

整體和lattice diamond界面類似,這里有個(gè)不舒服的地方就是文件沒有層級關(guān)系,需要綜合之后才能在Hierarchy看到層級關(guān)系:

ad0cb448-c9d1-11ed-bfe3-dac502259ad0.png

這里對于大型或者多文件工程極其不友好,對于繼承代碼,那簡直。。。

在編寫完代碼后,綜合、布局布線界面極其方便,在下面界面可完成。

ad46e7a8-c9d1-11ed-bfe3-dac502259ad0.png

同時(shí)綁定引腳也可以使用兩種方式,綜合后通過界面分配或者文件物理約束都可:

ad66634e-c9d1-11ed-bfe3-dac502259ad0.png

最后布局布線,點(diǎn)擊下圖中兩個(gè)位置都可以打開下載插件:

ada5d07e-c9d1-11ed-bfe3-dac502259ad0.png

這個(gè)插件可以單獨(dú)使用無需license,對于小批量生產(chǎn)很方便。

但是這里也有一個(gè)小BUG,在打開下載插件時(shí)候,這里的文件不一定是你這個(gè)工程的文件:

adbd41e6-c9d1-11ed-bfe3-dac502259ad0.png

尤其是在使用邏輯分析儀時(shí)候,會(huì)重新生成新的二進(jìn)制文件(新的文件名),而上圖的文件位置并不會(huì)更新成新的文件,需要重新選擇,這兩點(diǎn)很容易讓你下載到FPGA的目標(biāo)文件和生成的文件并不是一個(gè)文件(調(diào)試了好久。。。),這里可以不記憶或者下方提示或者在選擇文件位置加一個(gè)驚嘆號(hào)類似的提示。

高云的FPGA還有一個(gè)好處就是無需外部FLASH就可以固化啟動(dòng)文件,因?yàn)镕PGA內(nèi)部有FLASH(類似Intel CPLD),也可以使用外部FLASH進(jìn)行雙備份,這樣即減少了電路復(fù)雜度,也減少了成本增加了穩(wěn)定性。

IP

上面簡單介紹了EDA軟件(云源軟件)的使用,下面看下對于開發(fā)者最重要的一部分--IP,一個(gè)強(qiáng)大的IP環(huán)境可以為開發(fā)者節(jié)省很多開發(fā)時(shí)間,我們先看下教育版的IP有多少:

ade68128-c9d1-11ed-bfe3-dac502259ad0.png

下圖就是EDA提供的常規(guī)IP,也很豐富,DSP、常用接口、CLOCK、Memory等,因?yàn)槲矣玫氖墙逃鍱DA,不知道和正版有哪些缺失,不過有些IP我是不能用的,這很正常,差異性服務(wù)是未來的趨勢。

ae112a04-c9d1-11ed-bfe3-dac502259ad0.png

這里我們重點(diǎn)關(guān)注下面箭頭的部分:

ae3b635a-c9d1-11ed-bfe3-dac502259ad0.png

做圖像處理的應(yīng)該都理解這幾個(gè)IP的重要性,其中Video Frame Buffer類似AMD-Xilinx 的“VFIFO”,幀緩存至DDR并且從DDR讀取幀數(shù)據(jù)進(jìn)行顯示或者處理,這大大減少了開發(fā)者操作DDR的開發(fā)周期。

編譯速速

這個(gè)我就不多說了,因?yàn)楸旧碥浖枰鰞?yōu)化的地方比較少(內(nèi)部主頻比較低),所以速度很快,后續(xù)大容量、高主頻的FPGA出來后速度肯定會(huì)降低,目前沒辦法對比。

生態(tài)

這個(gè)我就不單獨(dú)以高云為例了,而是目前國產(chǎn)FPGA,都是一樣的,生態(tài)環(huán)境幾乎為零,主要是前期一直以站穩(wěn)市場為主,沒有進(jìn)行推廣,所以生態(tài)沒建立起來很正常,隨著未來的發(fā)展,肯定會(huì)越來越好~

圖像處理平臺(tái)

在這個(gè)基礎(chǔ)上可以做自己的IP添加進(jìn)去。后續(xù)大家有興趣再詳細(xì)講解這個(gè)工程。

總結(jié)

國產(chǎn)FPGA在發(fā)展,目前在價(jià)格上優(yōu)勢極其明顯,后續(xù)的發(fā)展還要靠國內(nèi)的開發(fā)者去支持。

雖然目前還有一些BUG,但是還可以忍受。最后就是希望國內(nèi)的FPGA可以越發(fā)展越好~






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21735

    瀏覽量

    603121
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1248

    瀏覽量

    169344
  • FlaSh
    +關(guān)注

    關(guān)注

    10

    文章

    1634

    瀏覽量

    147975
  • EDA工具
    +關(guān)注

    關(guān)注

    4

    文章

    267

    瀏覽量

    31793

原文標(biāo)題:【國產(chǎn)FPGA】國產(chǎn)FPGA搭建圖像處理平臺(tái)

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于FPGA的實(shí)時(shí)邊緣檢測系統(tǒng)設(shè)計(jì),Sobel圖像邊緣檢測,FPGA圖像處理

    搭建圖像處理硬件平臺(tái)成為圖像處理的發(fā)展趨勢。FPGA
    發(fā)表于 05-24 07:45

    基于DSP和FPGA的通用圖像處理平臺(tái)設(shè)計(jì)

    設(shè)計(jì)一種基于DSP和FPGA架構(gòu)的通用圖像處理平臺(tái),運(yùn)用FPGA實(shí)現(xiàn)微處理器接口設(shè)計(jì),并對
    發(fā)表于 12-25 17:06 ?61次下載

    基于DSP和FPGA的通用圖像處理平臺(tái)設(shè)計(jì)

    基于DSP和FPGA的通用圖像處理平臺(tái)設(shè)計(jì) 摘要:設(shè)計(jì)一種基于DSP和FPGA架構(gòu)的通用圖像
    發(fā)表于 02-01 11:10 ?1504次閱讀
    基于DSP和<b class='flag-5'>FPGA</b>的通用<b class='flag-5'>圖像</b><b class='flag-5'>處理</b><b class='flag-5'>平臺(tái)</b>設(shè)計(jì)

    基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)

    本文設(shè)計(jì)了基于FPGA的LCoS驅(qū)動(dòng)代碼及圖像的FFT變換系統(tǒng),為計(jì)算全息三維顯示圖像處理和顯示提供了硬件平臺(tái)
    發(fā)表于 06-28 09:36 ?2046次閱讀
    基于<b class='flag-5'>FPGA</b>的LCoS驅(qū)動(dòng)和<b class='flag-5'>圖像</b><b class='flag-5'>處理</b>系統(tǒng)設(shè)計(jì)

    實(shí)時(shí)圖像邊緣檢測的設(shè)計(jì)及FPGA實(shí)現(xiàn)

    文中將FPGA應(yīng)用于實(shí)時(shí)圖像邊緣檢測系統(tǒng),從而實(shí)現(xiàn)動(dòng)態(tài)實(shí)時(shí)圖像的邊緣檢測。通過搭建實(shí)驗(yàn)平臺(tái)仿真驗(yàn)證表明,檢測精度和數(shù)據(jù)
    發(fā)表于 12-22 17:06 ?39次下載
    實(shí)時(shí)<b class='flag-5'>圖像</b>邊緣檢測的設(shè)計(jì)及<b class='flag-5'>FPGA</b>實(shí)現(xiàn)

    基于FPGA的高分辨率全景圖像處理平臺(tái)

    基于FPGA的高分辨率全景圖像處理平臺(tái)基于FPGA的高分辨率全景圖像
    發(fā)表于 11-04 16:30 ?2次下載

    基于FPGA的紅外圖像處理系統(tǒng)及算法設(shè)計(jì)

    本文在研究紅外焦平面陣列非均勻性的特點(diǎn)和成因后,首先設(shè)計(jì)了紅外圖像實(shí)時(shí)處理的硬件平臺(tái)。本硬件平臺(tái)FPGA為核心
    發(fā)表于 05-17 14:29 ?5次下載

    FPGA圖像處理

    FPGA圖像處理
    發(fā)表于 12-14 22:29 ?19次下載

    略談FPGA圖像處理

    FPGA圖像處理之路,從此開始,接下來,讓我們把時(shí)間交給“圖像處理”。一休哥在動(dòng)筆之前,一直在猶豫,反復(fù)思考著一個(gè)問題,這個(gè)問題一直困擾著我
    發(fā)表于 05-09 17:05 ?4163次閱讀

    基于ARM與FPGA的嵌入式實(shí)時(shí)圖像處理平臺(tái)

    基于ARM與FPGA的嵌入式實(shí)時(shí)圖像處理平臺(tái)(嵌入式開發(fā)流程包含哪些步驟和內(nèi)容)-該文檔為基于ARM與FPGA的嵌入式實(shí)時(shí)
    發(fā)表于 07-30 11:41 ?5次下載
    基于ARM與<b class='flag-5'>FPGA</b>的嵌入式實(shí)時(shí)<b class='flag-5'>圖像</b><b class='flag-5'>處理</b><b class='flag-5'>平臺(tái)</b>

    FPGA中如何使用Verilog處理圖像

    FPGA項(xiàng)目旨在詳細(xì)展示如何使用Verilog處理圖像,從Verilog中讀取輸入位圖圖像(.bmp),處理并將
    的頭像 發(fā)表于 09-23 15:50 ?6064次閱讀

    Vitis HLS圖像處理平臺(tái)搭建

    在 2019.2 以上的版本中AMD-Xilinx去除了對 OpenCV 的庫函數(shù)的直接支持,需要我們手動(dòng)搭建一個(gè)OpenCV的環(huán)境(主要是仿真環(huán)境),這一步雖然對綜合不影響,但是對于算法的功能驗(yàn)證還是不方便,所以這一步對于使用OpenCV進(jìn)行圖像
    的頭像 發(fā)表于 11-21 09:10 ?1209次閱讀

    FPGA學(xué)習(xí)-基于FPGA圖像處理

    圖像處理系統(tǒng)設(shè)計(jì)注意點(diǎn): 1.將算法開發(fā)和 FPGA 實(shí)現(xiàn)分離 用軟件的圖像處理環(huán)境可以使用大批量的圖像
    的頭像 發(fā)表于 02-15 16:35 ?1247次閱讀

    基于FPGA搭建一個(gè)通用的圖像處理平臺(tái)

    本文介紹如何搭建一個(gè)通用的圖像處理平臺(tái),采用HDMI接口進(jìn)行輸入、輸出,可用于測試基于HLS的FPGA
    的頭像 發(fā)表于 09-04 18:20 ?2304次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>搭建</b>一個(gè)通用的<b class='flag-5'>圖像</b><b class='flag-5'>處理</b><b class='flag-5'>平臺(tái)</b>

    FPGA 實(shí)時(shí)信號(hào)處理應(yīng)用 FPGA圖像處理中的優(yōu)勢

    現(xiàn)場可編程門陣列(FPGA)是一種高度靈活的硬件平臺(tái),它允許開發(fā)者根據(jù)特定應(yīng)用需求定制硬件邏輯。在實(shí)時(shí)信號(hào)處理圖像處理領(lǐng)域,
    的頭像 發(fā)表于 12-02 10:01 ?462次閱讀
    主站蜘蛛池模板: 色偷偷超碰97人人澡人人| 一区二区三区国产| 99精品在线看| 国语对白嫖老妇胖老太| 日本乱子人伦在线视频| 最好看中文字幕国语| 国产一区二区精品视频| 色多多污污版免费下载安装| 69久久国产露脸精品国产| 九九视频在线观看视频6| 无止侵犯高H1V3无止侵犯| YY6080A旧里番在线观看| 伦理在线影院伦理电影| 亚洲视频一| 国产色精品久久人妻99蜜桃麻豆 | 性色无码AV久久蜜臀| 超碰视频在线| 免费在线伦理片| 中文字幕久久久| 精品无人区一区二区三区| 亚洲精品AV一区午夜福利| 国产精品日本无码久久一老A| 日本高清免费一本在线观看| 99热久久视频只有精品6 | 中文无码在线观| 精品日产1区2卡三卡麻豆| 亚洲AV久久婷婷蜜臀无码不卡| 国产GV天堂亚洲国产GV刚刚碰| 秋霞伦理机在线看片| 99久久婷婷国产综合精品青草| 久久婷婷五月综合色精品首页| 亚洲一区自拍高清亚洲精品| 国产综合欧美区在线| 午夜一区二区三区| 国产精品一区二区AV97| 挺进老师的紧窄小肉六电影完整版 | 久久中文字幕无线观看| 一道本在线伊人蕉无码| 好硬好湿好爽再深一点视频| 亚洲黄视频在线观看| 果冻传媒在线看免费高清|