近年來，具有單光子檢測能力的單光子雪崩二極管（SPAD）以其靈敏度高、響應速度快、抗干擾能力強、體積小等優點，在諸如激光雷達、量子通信、熒光光譜分析等弱光探測領域得到了廣泛應用。SPAD探測器作為一種新型非線性器件，制作工藝復雜。而且SPAD陣列的各類應用需要檢測傳感信號的讀出電路（ROIC）與之配套，以實現SPAD探測器雪崩信號的提取和處理。

各類應用對陣列規模、探測器信號的提取和處理能力的要求也越來越高。同時大規模陣列導致的寄生效應、功耗、面積等問題越來越突出，嚴重影響成像質量，陣列型SPAD讀出電路的設計面臨很大的挑戰。而如果要與高性能SPAD陣列匹配，讀出電路就必須具備高速、高精度、低功耗的性能特點。因此，單光子紅外探測技術的發展既依賴于先進傳感器的研制，又離不開具備雪崩信號檢測與處理能力的專用集成電路的研發。

據麥姆斯咨詢報道，近期，東南大學集成電路學院的科研團隊在《紅外與激光工程》期刊上發表了以“SPAD陣列讀出電路關鍵技術與發展趨勢（特邀）”為主題的文章。該文章第一作者為鄭麗霞副教授，主要從事數模混合集成電路方面的研究工作。通訊作者為孫偉鋒教授，主要從事智能功率器件及可靠性、智能功率集成電路與系統、數模混合集成電路方面的研究工作。

文中首先針對SPAD陣列讀出電路的特點，將電路主要分成接口電路與信號處理電路兩大部分，其次根據單光子雪崩光電探測器的陣列的不同應用場景，闡述了集成讀出電路中核心電路模塊設計的關鍵技術。分別從SPAD的接口電路設計、兩種典型應用成像模式（光子計時、光子計數）中核心電路的設計方面，詳細分析此類電路的關鍵技術以及國內外研究團隊在此類電路的研究進展與存在的問題。最后根據目前國內外研究的進展情況，分析了SPAD陣列集成讀出電路的發展趨勢以及各類電路存在的設計重點與難點，為SPAD陣列讀出電路的設計提供一些參考。

SPAD陣列接口電路技術

SPAD正常工作時主要有待測、雪崩、截止三種狀態。處于雪崩狀態時，SPAD會產生能夠自維持的雪崩電流，需要采用相應的電流抑制措施使得雪崩過程及時停止，否則器件將造成不可逆的損壞。因此，雪崩淬滅電路被提出用來解決上述問題。淬滅電路屬于動態偏置電路，能夠通過切換反偏電壓來控制SPAD的工作狀態和工作模式，即雪崩倍增效應發生之后，SPAD兩端電壓會降低使得SPAD快速恢復到初始狀態，為探測下一個光子做準備。

根據反偏電壓受控方式的不同，淬滅方式主要分為被動淬滅、主動淬滅以及主、被動混和淬滅三類，三種方式在電路復雜程度、淬滅和復位時間、檢測準確率等方面各有優劣。

被動淬滅電路的結構示意圖如圖1（a）所示，主要通過與SPAD串聯的大電阻實現淬滅功能，此方式結構簡單，但是感應電阻會產生較大的面積消耗，且感應電阻與寄生電容共同形成的RC時間常數較大，會導致SPAD的恢復時間較長。該方式一般應用于單個探測器或對檢測速度要求不高的場景。

圖1 （a）被動淬滅電路，（b）主動淬滅電路

主動淬滅電路的結構示意圖如圖1（b）所示，在被動淬滅電路的基礎上增加了反饋回路和控制開關，從而實現雪崩電流的主動淬滅。該方式電路結構較為復雜，但是復位時間明顯降低，有效減小了死區時間，提高了最高工作頻率。

在SPAD陣列的實際應用中，要求接口電路能快速提取雪崩信號并進行淬滅。但是由于像素電路的面積和功耗有限，所以主動淬滅電路的具體實現有多種方式。可以采用電阻或電容感應雪崩電流，其中電阻或電容的取值大小仍是關鍵，需要兼顧電路的速度、功耗和面積。其次檢測閾值的選取也比較關鍵，閾值的選取與探測器的暗電流、雪崩電流相關。該參數可以通過電路建模計算與仿真擇優選擇，從而實現較高的信噪比。

近年來，隨著SPAD陣列規模的不斷擴大，各研究團隊對SPAD接口電路也有了更高的要求和更深入的研究。

為了解決SPAD擊穿電壓不一致的問題，許多接口電路具備了區域級或像素級調節SPAD反向偏壓的功能，可以分區域，甚至逐個像素精確調節反向偏壓。東南大學提出了一種可用于陣列的反偏電壓調節電路。如圖2所示，SPAD增益波動抑制電路采用DAC方式提供偏置點電壓，位于像素外部，而像素內部則采用主動淬滅方式，工作原理如下：根據每個SPAD探測器的擊穿電壓，確定每個數據選擇器的輸入信號。將一連串的預設置的輸入信號DIN通過移位寄存器傳輸給每個數據選擇器并鎖存，同時將電壓調節器各結點輸出電壓提供給每個選擇該電壓的像素，進而實現多像素APD的反偏電壓可調，調節之后，陣列的暗計數一致性得到明顯改善。

圖2 偏壓調節電路架構圖

在光子計數應用中，探測器工作于自由探測模式，根據探測器特性及應用場景靈活設置死區時間，可以在滿足較高探測效率的前提下減少電路的后脈沖及暗計數。2019年，西南技術物理研究所的團隊提出了一種鐘控死區時間可調架構，電路架構如圖3所示。該架構引入了時鐘信號，在雪崩信號的觸發下，驅動判別模塊進行時鐘周期的計數，當計數碼與調節碼一致時，觸發復位脈沖的產生，因此調節輸入時鐘的周期即可控制死區時間調節分辨率及最小死區時間。

圖3 鐘控死區時間可調架構

此外，一般SPAD使用的電壓均為10 V以上，遠遠高于ROIC的電源電壓，為了保護讀出電路，需要在電路上加入高壓擊穿保護電路，但由于ROIC的工藝一般為普通CMOS工藝，耐壓能力在5 V以內，而高壓管非常占用面積，無法在像素集成，目前有一些研究團隊提出了一些電路結構，但在陣列應用中目前尚無較好的解決方案。

SPAD接口電路需要具有雪崩信號提取和淬滅功能，并根據應用需求有像素級SPAD反偏電壓調節和死區時間調節、自恢復等額外功能。在緊湊的像素面積條件限制下實現雪崩信號的快速淬滅、提取以及各類功能是當前SPAD接口電路面臨的主要問題。

基于光子飛行時間測量的讀出電路技術

典型的基于光子飛行時間（TOF）的成像系統架構如圖4所示。系統工作時，首先由主機/延時器發出系統啟動指令，ROIC完成測量前的電路復位，系統處于待測狀態。隨后主機發出激光發射指令EN，激光器向目標發射激光，同時ROIC中所有像素的時間-數字轉換器（TDC）開始計時。直到像素的探測器檢測到反射的光子，TDC才停止計時。ROIC再將各個像素量化后的數據逐像素傳出，實現圖像處理與顯示。

圖4 基于SPAD陣列的TOF成像系統

TDC直接將時間模擬信號轉換為數字信號，同樣需要具有高精度和高轉換速度的性能。而利用時間放大、時間追趕等電路架構，傳統獨立TDC的時間分辨率已經可以達到1 ps以下。但是，由于像素電路受到嚴格的面積和功耗限制（一般要求像素中心間距在50 μm以下），所以上述高精度TDC中常用的實現方法無法用于陣列TDC，導致陣列型TDC的精度難以提升。

在轉換位數有限的條件下，TDC的量化精度和量程相互制約。對于寬動態范圍的量化場合，傳統的單模式TDC難以協調精度和量程之間的矛盾。而且單模式TDC如需改善分辨率、提高精度，就需要不斷減小量化單位，導致時鐘頻率不斷提高、功耗顯著增大，因此，量化精度的提高也會受到系統功耗的限制。而由不同類型的單模式TDC共同組合（時空域變換）構成的分段式TDC，即有多種不同最低有效位（LSB）作為量化單位的組合式TDC，能夠以更低的代價高效實現多位量化，兼顧量程和精度，同時可以避免時鐘頻率和系統功耗的過度增加。

光子計時讀出電路的主要性能指標為陣列規模、像素面積、時間分辨率、計時量程、幀頻。其中時間分辨率是關鍵指標，陣列時間-數字轉換電路受像素面積的嚴格限制，不能采用復雜電路結構，因此是一個較難實現的技術。同時時間分辨率與計時量程也是一個折中的關系，在像素面積和功耗的嚴格限制下，需要根據應用需求，選擇到底是要看的遠，還是要看的更清的問題。表1從工藝、像素規模、像元中心距、時間分辨率、計時量程、幀率和系統功耗對比了當前先進的光子計時讀出電路的研究情況。

表1 光子計時讀出電路的性能對比

其次隨著陣列規模的增大，TDC的功耗成為制約ROIC規模擴大的主要因素。瑞士洛桑理工學院是較早實現大面陣讀出電路的研究機構之一，2008年，該機構提出了一種基于TDC共享架構的低功耗ROIC，陣列規模擴展至128×128，時間分辨率最高可達97 ps，系統架構如圖5所示。在該陣列ROIC中僅有32個TDC模塊，采用行掃描機制分時共享TDC，且一行中每四個像素為一組，一組共享一個TDC。由于采用TDC共享機制和逐行掃描方案，所以該系統僅需32個TDC即可實現128×128陣列的量化工作，極大地降低了系統功耗。又因為TDC位于像素陣列外部，面積較為寬裕，所以可以采用一種較為復雜的多段式TDC架構，最終系統的時間分辨率能夠達到百皮秒以內。

圖5 基于TDC共享方案的ROIC架構

TDC共享方案通過減少系統中TDC的個數來實現低功耗，同時TDC面積不受單個像素單元的限制，因此可以采用多段式TDC、時間放大等方法改善時間分辨率。TDC共享方案可以兼顧功耗與精度，但犧牲了成像分辨率和檢測效率。共享架構導致使用同一個TDC的像素每幀只能探測一個返回光子，因此TDC共享技術主要適用于成像幀頻要求不高、光子稀疏的特定應用場合。

基于光子計數的讀出電路技術

與基于TOF測量的ROIC不同，基于光子計數的ROIC在一個曝光時間內可以對光子到達信號進行多次檢測。單位曝光時間內檢測到的光子數量對應了不同的目標灰度信息，因此該類電路主要用于灰度成像。

光子計數讀出電路的基本性能指標為陣列規模，像素面積、計數動態范圍。像素面積越小，分辨率越高，成像質量越好。計數動態范圍則是指一幀曝光內能檢測到的光子個數的范圍，動態范圍受像素面積的限制。表2為光子計數讀出電路的主要研究進展。

表2 光子計數讀出電路研究進展情況

2015年，林肯實驗室提出了一種基于硅蓋革模式雪崩光電二極管（GM-APD）的256×256光子計數系統。該系統將一種硅GM-APD陣列與數字CMOS計數芯片混合集成，其單像素結構框圖如圖6所示，由APD探測器、APD接口電路、APD狀態鎖存器和7 bit計數器構成。像素中心距為25 μm，所有探測器的陽極被統一施加偏置電壓，通過全局同步的脈沖信號來調控APD探測器的工作狀態。

圖6 256×256光子計數系統的單像素結構框圖

由于每個像素接受到的光子個數不同，因此，每個像素都具有光子計數功能，可以對雪崩信號進行計數。理論上探測器在檢測到光子并雪崩淬滅后，應立即復位以便準備下一次檢測。但是，受探測器性能的限制，即連續工作會導致探測器的后脈沖發生率和暗計數率較高，所以還要加入探測器死區時間調節電路。死區時間的選取和確定需要綜合多種因素，包括光子密度分布、光子探測率、精度、曝光時間、最大計數率等等，從而在不同光強條件下均能實現高精度的光子計數及數據讀出。因此，在該類電路中，死區時間的調節方法是一個較為關鍵的技術。

2019年，東南大學提出一種光子時間自適應調節的讀出電路結構，在電路系統中設置了判斷電路，將一幀內檢測到的光子個數與最佳死區時間存儲于電路內，在實時檢測光子過程中，對光子個數進行判斷并與芯片內存儲的死區時間進行對比，實時調節SPAD的死區時間，達到了最優的探測率。

光子計時是通過TDC對光子的飛行時間直接測量，在有限像素面積下，TDC精度和量程受到制約，且隨著陣列規模擴大，TDC功耗會成倍增加。目前主流的解決方法是TDC共享，多個像素共享同一個TDC，節省了面積和功耗，但也帶來了檢測效率下降、成像分辨率下降的問題。光子計數是在像素中內置計數器，對探測到的光子計數。由于計數器不像TDC需要同時保證精度和量程，計數器所占的面積要遠小于TDC，光子計數受到的像素面積的制約較小。但光子計數要求電路能夠自恢復SPAD，這面臨著后脈沖和暗計數問題，如何在保證探測效率的同時，最小化SPAD的后脈沖和暗計數是光子計數面臨的關鍵問題。

ROIC發展趨勢

傳統ROIC的主要功能包括雪崩電流的檢測與淬滅、光子飛行時間的測量或返回光子個數的計數、數據輸出。數據的存儲和處理一般在片外進行。隨著陣列規模的擴大、數據量的增加，ROIC的功能也變得更加豐富。近年來主要新出現了以下幾個趨勢：

（1）片上數據存儲。一般ROIC的像素內的寄存器是復位的，作為TDC將TOF進行量化，同時將量化后的數據進行存儲傳輸，因此在一幀成像中量化后的數據需要實時傳輸到芯片外。隨著陣列規模的增大，數據量急劇增加，但是由于數據傳輸速度和數據端口數量的限制，傳統的數據傳輸方案越來越成為限制成像幀頻提高的主要因素，片上存儲技術因此應運而生。此類ROIC一般將若干個TDC編為一組，每組共享一個片上存儲單元。當像素檢測到光子觸發信號后，TDC會將量化后的數據緩存至片上存儲單元，不再占用像素內的寄存器，將數據量化與傳輸進行分離。片上數據存儲技術極大地減小了數據讀出時間對系統幀頻的限制，使系統能夠達到很高的幀頻。然而該技術需要在電路中設計相應的靜態隨機存取存儲器（SRAM）。還需要解決如何對像素陣列空間進行仲裁、尋址，如何將TDC中的數據寫入存儲單元、再有序讀出等問題，數字時序復雜，需要相關電路的精密配合。

（2）返回光子事件多回波探測。由于傳統的基于TOF測量的成像系統在每一幀曝光時間內，最多只檢測一次返回光子，并且暗計數和空氣中顆粒物等因素導致像素的虛假探測率較高，所以很容易出現像素在一幀內發生了一次虛假檢測并停止繼續檢測的情況。ROIC檢測到的大量雪崩信號并不是目標光子回波產生的，而是其他因素造成的虛假回波，這也是導致SPAD陣列的實際成像幀頻無法提升的主要因素之一。多回波探測技術使ROIC在一幀內可以檢測兩次或以上的光子回波，并測量對應的TOF。這就提高了每一幀檢測到目標光子回波的概率，也便于利用目標光子回波的時空相關性快速篩選出有效數據。多回波探測技術帶來的問題是寄存器數量倍增以及邏輯控制電路更加復雜，這在像素面積嚴格限制的ROIC電路中是一個需要折中取舍的問題，因此在實際應用中，多回波檢測電路需要與像素共享或片上存儲等架構一起使用，才能實現多次回波檢測。

（3）自由探測模式。迄今為止，門控模式能夠滿足三維激光雷達在內的大部分應用，但其固定時間間隔使能的操作方式也將SPAD探測器的曝光時間限制在了門控信號與激光信號同步的低占空比應用中。為了將SPAD探測器應用在連續光子事件探測場景中，工作在自由探測模式的SPAD陣列讀出電路近年被開發。自由探測模式中，各探測器工作于自由模式，相互獨立、不受統一的門控信號控制。探測器可以在待測、淬滅狀態之間自由切換，并為每次探測到的光子事件記錄時間戳。為保證探測的連續，所記錄的時間戳數據還需進行實時讀出。自由探測模式的時序邏輯控制比門控模式更復雜，電路功耗和面積也更大。2017年，普林斯頓光波公司Merlin實驗室研制了一款運行在自由探測模式下的讀出電路，像素規模為32×32，采用蜂窩狀非常規像素布局，像元中心距為66 μm。自由探測模式讀出電路控制復雜，精度要求高，電路功耗較傳統門控模式大大提高，成為限制自由探測模式陣列擴大的一個主要因素，因此，自由探測模式目前陣列規模較小，像素面積也較大。

結束語

縱觀國內外SPAD陣列讀出電路的發展，電路的性能在提升，但是其提升速度遠不及其他集成電路。主要的原因是隨著陣列規模的增大，電路功耗成比例增加，尤其對于普遍需要制冷的SPAD探測器來說，此類問題影響更為嚴重，成為限制SPAD面陣規模進一步擴大的主要因素。事件驅動型TDC、像素共享型TDC的架構提出解決了一部分的功耗問題，但是隨著ROIC時間分辨率精度要求的提升，電路工作頻率的提高，以及電路功能的增加，功耗仍是一個較難解決的問題。其次，SPAD探測器由于極高的增益，易產生暗計數，而暗計數引起的雪崩與光計數類似，電路難以區分，導致電路TOF的量化數據是大量的無效數據，需要多幀檢測進行數量融合，實際成像速度非常低。如何在電路硬件中融合去噪算法，也是今后讀出電路需要重點解決的問題。

隨著SPAD陣列應用需求的進一步發展，讀出電路將集成更多的功能，進一步向感、存、算一體化方向發展，最終真正實現單芯片成像。

審核編輯：劉清