6 回路電感

現實設計中，電流是在一個完整的回路中流動，此完整電流回路的總電感稱為回路電感，又稱為回路自感。即當回路中流過1安培電流時，從信號源出發，沿著導線行走時，整個回路中所有電流產生的磁力線總匝數。

以支路a和支路b組成的回路為例，整個回路的自感

Lloop=La-Lab+Lb-Lab=La+Lb-2Lab

Lloop是整個回路的回路自感。Lab是支路a和支路b之間的局部互感。La和Lb是各自支路的自感。此公式說明，當兩支路靠近時，各自的支路自感不變，兩支路之間的互感增大，導致回路自感減小。

很多時候，我們在做PCB設計時，都要求回路面積盡量小，其實這只是一個籠統的說法。更關鍵的在于回路中兩支路的距離是否近。如下圖是2個面積一樣，但是回路電感不同的設計。當此回路中兩個支路電流方向相反時，回路二的互感更大，整個回路電感更小。

下面有三種特殊結構的回路電感。

第一種：環形線圈回路的回路電感公式

R是線圈半徑，單位是in；D是構成線圈的導線直徑，單位是in。Lloop的單位是nH。從以上公式可以看出，此種回路的電感不是與圓環的面積或者周長成正比。而是與圓環的半徑乘以半徑的對數成正比。因為圓環周長越長，每一段的局部自感就越大。但同時，回路中相反方向的電流距離越遠，相互之間的互感越小。

第二種：兩根相鄰的直圓桿，其中一條為另一條的返回電流路徑。它們的回路電感公式

Len是圓桿長度，單位是in；R是圓桿半徑，單位是mi；S是兩圓桿之間的間距，單位是mil，Lloop的單位是nH。此公式說明兩根平行導線的回路電感和導線的長度成正比，與中心距離的自然對數成正比。注：自然對數變換相對緩慢。此種情況和兩條扁平PCB走向有點像。

第三種：兩個寬平面。在下一篇文章中有說明。

注意：任何阻抗可以控制的互連線，它的單位長度回路電感都是恒定的。

7 電源分布系統（PDS）和它的回路電感

7.1電源分布系統

電源分布系統就是電源和負載、以及它們之間的電源路徑和地路徑。此系統也會影響到信號完整性。在PDS中，從電源到負載，中間有很多的互連線，還有過孔、電源平面或者地平面、封裝引線、鍵合線等。當進入芯片的電流發生變化時（例如LPDDR4的數據在快速的變化，即邏輯門在快速的開和關），電源和負載之間PDS的這些互連線等因素的阻抗就會引起電壓降，稱為軌道下降或者軌道塌陷。要使電流變化引起的電壓降最小，PDS的阻抗就要小于一定的值。這樣即使電流還在變化，引起的電壓降也還在負載可以接受的范圍之內。

7.2降低PDS阻抗的辦法

方法一：使用電源平面和地平面傳輸電流。電源平面和地平面比電源走線和地走線更好的原因，就在于電源平面和地平面的回路電感非常低，造成的電壓降更小。

方法二：在低頻段，使用低阻抗的去耦電容。高頻段，使去耦電阻和負載焊盤間的回路電感最小，以保持它們之間的阻抗低于一定值。

那么使用多大的去耦電容合適呢？原則是依據在時間段△t內，去耦電容必須提供的電荷量來大致估算。因為在△t時間內，會有△Q的電荷從電容上向芯片釋放，這個動作會導致電容上電壓下降△V。即

而在此時間段內，芯片需要的電流由芯片自身決定，例如對SOC而言，就要看那個時間段，它處于什么狀態，運行功耗是多少？運行功耗又和它的供電電壓，以及需要消耗的平均電流有關。假設它需要的電流是I、功耗是P、供電電壓是V，則

通常大多數芯片要求電壓紋波不超過正常值的5%，因此

△t的單位是秒，C的單位是法拉，V的單位是伏，P的單位是瓦特。

例如一個小的Nor flash，工作電壓是3.3V，假設其功耗是1W，則需要的總去耦電容量是

如果給Nor flash供電的LDO沒辦法在10us之內對Nor flash的耗電做出足夠的反應，則需要在LDO和Nor flash之間提供20uF的去耦電容。如果去耦電容量小于這個值，Nor flash的供電電壓紋波會大于5%。

7.3去耦電容帶來的回路電感

針對上面提到的例子，不建議使用單個20uF的去耦電容。應該將多個電容器并聯使用。目的是多個電容并聯使用，可以降低回路電感。因為實際電容器管腳和Nor flash的電源pin焊盤之間有PCB走線，這段走線會有相應的回路電感。此回路電感和電容串聯，導致電容的阻抗隨著頻率的上升而增大。

下圖是一顆電容的阻抗曲線。在2MHz以下，它就像理想電容一樣，阻抗隨著頻率增大而減小。從2MHz開始，串聯的回路電感開始起主導作用。把2MHz稱為自諧振頻率，從此點開始，阻抗增大。注：當越過自諧振頻率點之后，電容的阻抗和電容量沒有關系了，只與相關的回路電感有關。因此要想在頻率較高點，減小去耦電容的阻抗，就要減小去耦電容相關部分的回路電感（如上面提到的減小去耦電容管腳到負載芯片電源pad之間的距離和回路電感），單純的增加電容量是沒有用的。

下圖是5個電容量不同但都是0603封裝的電容阻抗測試結果。可以看出在低頻段時，電容量的容值不同，因此阻抗各有差異。在高頻段，因為封裝結構相同，阻抗也趨于一致。因此高頻段曲線和電容容值沒關系，和電容的封裝、電容到負載電源pad的走線有關系。

7.4總結

總結：減小去耦電容回路電感的幾種方法

①電源和地走線都用平面，這是回路電感最小的一種互連線結構。

②盡量減小電源平面和地平面的間距

③使電源平面層和地平面層，盡量靠近電路板的表層，以縮短過孔距離

④使用封裝小的電容

⑤電容焊盤到過孔距離、電容焊盤到負載管腳的距離盡量短。同時此段走線要遠離PCB的IO端口，降低對外的EMI輻射。

⑥多個電容器并聯使用

⑦電容焊盤到負載管腳的走線和返回路徑，設計成回路電感最小的方式