本文翻譯轉載于：Cadence blog

作者：ANIKA SUNDA

驗證和調試占用了大量時間，并可以說是芯片開發(fā)中最具挑戰(zhàn)性的環(huán)節(jié)。仿真器性能一直高居榜首，是驗證過程中的關鍵組成部分。盡管如此，我們仍希望進一步突破仿真器速度的限制，實現(xiàn)最大的驗證吞吐量和效率。

人工智能(AI)無處不在。機器學習(ML)及其推理能力有望徹底改變從駕駛汽車到制作早餐的一切。雖然機器學習不是萬能靈藥，但將其帶入驗證過程可以顯著提高驗證效率。

設計發(fā)現(xiàn)的所有漏洞中，仿真器找到的約占 70%。我們來談談每位設計與驗證工程師今天面臨的最大挑戰(zhàn)：

1任何時間發(fā)生任何 RTL 或代碼更改時都需要運行回歸，如果回歸需要數(shù)百萬個周期，將是很耗時的。

2達到覆蓋率收斂的時間。

3難以發(fā)現(xiàn)一些場景中的漏洞。

4調試/歸類失敗。

將智能引入回歸計算，可以通過檢查回歸并識別輸入激勵與設計或功能覆蓋之間的關系來解讀需要關注的狀態(tài)，從而提高驗證效率。

機器學習 ML 增強的應用程序可以生成隨機向量以更有效地觸達上述狀態(tài)。在確定需要關注的狀態(tài)時，機器學習(ML)將覆蓋率作為正在運行的功能行為的替代指標。除了提供激勵分布診斷和根本原因分析，Xcelium ML 技術還有助于提高對一些參數(shù)的擊中率。大家知道，長延遲漏洞的追蹤非常耗時，任何能夠將延遲從數(shù)百萬個周期減少到幾個或更少的方法都是非常優(yōu)秀的。

那么，當你用五分之一的時間達到相同的覆蓋率時，剩下的時間在做什么?答案很簡單——你將花 80% 的時間在設計中尋找新的漏洞。這對驗證工程師來說是個好消息，在流片前找到漏洞是驗證的主要目的。

正如其在其他領域的應用，機器學習(ML)現(xiàn)在也開始為驗證所用，并幾乎影響到驗證的方方面面——從靜態(tài)到形式驗證到仿真再到調試。Cadence 一直致力于將 AI/ML 應用于驗證的最前沿。Xcelium ML App 可以幫助實現(xiàn)回歸壓縮且只執(zhí)行有意義的仿真運行，找出隱藏的漏洞，并提高對罕見參數(shù)的覆蓋率。如果你的環(huán)境對機器學習 ML 友好(也就是輸入狀態(tài)空間具有高度的隨機化)，驗證效率甚至可以得到最高達 10 倍的提升。

關于 Cadence

Cadence 在計算系統(tǒng)領域擁有超過 30 年的專業(yè)經驗，是電子系統(tǒng)設計產業(yè)的關鍵領導者。基于公司的智能系統(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。

審核編輯：湯梓紅