HCSL與LP-HCSL的比較分析
HCSL（HCSL--High?speed Current Steering Logic）一般用于PCIE參考時鐘的電平類型，根據(jù)規(guī)范需要下拉電路，如下圖HCSL之間的DC耦合。HCSL為電流輸出驅(qū)動，輸出結(jié)構(gòu)由通常通過50Ω電阻器接地的15 mA開關(guān)電流源驅(qū)動。 標(biāo)稱信號擺幅為750 mV。
HCSL規(guī)范
HCSL輸入輸出拓?fù)?/p>
1-HCSL端接匹配
HCSL接口通常以50Ω負(fù)載源極端接，其中Rs大小一般為33Ω，匹配50Ω阻抗。 一般在輸出端位置。驅(qū)動器本身具有17歐姆的輸出阻抗，所以，需要串聯(lián)一個33歐姆的電阻，以獲得與50歐姆傳輸線的匹配。對于傳統(tǒng)的HCSL，為了避免出現(xiàn)過度的振鈴，串聯(lián)電阻RS是必須要的。
2-LP-HCSL比較
LPHCSL（Low-Power HCSL）是為了降低傳統(tǒng)的HCSL驅(qū)動器的功耗而開發(fā)的。采用推-拉（push-pull）電壓驅(qū)動，電流消耗大約4到5mA。
LP-HCSL輸出功能與幅值對比
HCSL與LP-HCSL端接方式:
LP-HCSL直連即可，少了四個電阻效率高，速度快，支持AC耦合。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
驅(qū)動器
+關(guān)注
關(guān)注
54文章
8374瀏覽量
147714 -
電阻器
+關(guān)注
關(guān)注
21文章
3836瀏覽量
62612 -
耦合
+關(guān)注
關(guān)注
13文章
591瀏覽量
101136 -
接口
+關(guān)注
關(guān)注
33文章
8777瀏覽量
152417 -
時鐘
+關(guān)注
關(guān)注
11文章
1759瀏覽量
132200
發(fā)布評論請先 登錄
相關(guān)推薦
SiTime差分晶振的LVDS、LVPECL、HCSL、CML模式相互轉(zhuǎn)換過程介紹
差分晶振一般用在高速數(shù)據(jù)傳輸場合，常見的有LVDS、LVPECL、HCSL、CML等多種模式。這些差分技術(shù)都有差分信號抗干擾性及抑制EMI的優(yōu)點，但在性能、功耗和應(yīng)用場景上有很大的區(qū)別。下圖
發(fā)表于 10-27 15:59
?8365次閱讀
替代PI6C557-05B，RS2CG5705B支持PCIe3.0之4HCSL輸出的時鐘生成器
RS2CG5705B是一款符合PCI Express 3.0和以太網(wǎng)要求的擴頻時鐘發(fā)生器。該電路用于PC或嵌入式系統(tǒng)，以顯著減少電磁干擾（EMI）。RS2CG5705B提供4對差分（HCSL）或
發(fā)表于 01-24 17:31
LMK03328使用Code Loader 4，輸入25M晶振請問如何配置輸出HCSL電平？
我使用Code Loader 4，芯片是LMK03328，輸入25M晶振請問如何配置輸出HCSL電平。
我自己配了一下，發(fā)現(xiàn)輸出的電平幅度值不對。
發(fā)表于 10-21 06:23
CDCDB400 HCSL時鐘作為輸入是否支持？緩沖器的輸出是否支持HCSL的設(shè)備？
我正在使用CDCDB400作為PCIE時鐘擴展，但是我的輸入時鐘信號是HCSL，默認(rèn)要連接的設(shè)備也是HCSL的，在這種情況下應(yīng)該怎樣設(shè)計電路？
發(fā)表于 11-11 07:29
差分邏輯電平，LVDS、xECL、CML、HCSL/LPHCSL、TMDS等
本篇主要介紹常用的差分邏輯電平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
發(fā)表于 07-17 19:37
求助LVDS電平轉(zhuǎn)HCSL的轉(zhuǎn)換電路
初步設(shè)想是LVDS輸出端AC耦合，HCSL輸入端用端接電阻加偏置。目前HSCL的供電端是0.8V。想問一下這個電平轉(zhuǎn)換電路具體怎么實現(xiàn)呢，還有LVDS的差分峰峰值是能夠滿足HCSL的輸入要求的吧？
發(fā)表于 08-19 14:50
求分享符合LS1028A要求的任何HCSL部件
中的圖 10 顯示了部件內(nèi)部的終端（末端終止）。LS1028A 參考設(shè)計板在驅(qū)動時鐘發(fā)生器處實現(xiàn)了端接（源端接）。在我的研究中，HCSL 要么是源終止的，要么是末端終止的，但不應(yīng)兩者都是。原理圖中是否
發(fā)表于 03-27 06:53
I/O接口標(biāo)準(zhǔn)解析系列教程（3）：HCSL和LPHCSL
LPHCSL（Low-Power HCSL）是為了降低傳統(tǒng)的HCSL驅(qū)動器的功耗而開發(fā)的。LPHCSL的主要優(yōu)點包括更好的驅(qū)動長線的性能，易于AC耦合，減少PCB板子面積，易于布線，降低材料成本，本文將討論這些優(yōu)點，重要的是要注意HCS
發(fā)表于 11-10 14:49
?9353次閱讀
核芯互聯(lián)推出符合DB2000QL及PCIe Gen5和Gen 6標(biāo)準(zhǔn)的低抖動時鐘緩沖器CLB2000
高性能的時鐘器件是高帶寬、高速率、高算力、大模型的基礎(chǔ)。核芯互聯(lián)近日推出面向下一代數(shù)據(jù)中心應(yīng)用的超低抖動全新20路LP-HCSL差分時鐘緩沖器CLB2000，其業(yè)界領(lǐng)先的附加抖動性能遠(yuǎn)超PCIe Gen 5和PCIe Gen 6的標(biāo)準(zhǔn)。
核芯互聯(lián)推出全新20路LP-HCSL差分時鐘緩沖器CLB2000
高性能的時鐘器件是高帶寬、高速率、高算力、大模型的基礎(chǔ)。核芯互聯(lián)近日推出面向下一代數(shù)據(jù)中心應(yīng)用的超低抖動全新20路LP-HCSL差分時鐘緩沖器CLB2000，其業(yè)界領(lǐng)先的附加抖動性能遠(yuǎn)超PCIe Gen 5和PCIe Gen 6的標(biāo)準(zhǔn)。
發(fā)表于 06-08 15:30
?1208次閱讀
HCSL基本電路結(jié)構(gòu)及其相互轉(zhuǎn)換
HCSL：高速電流控制邏輯（High-speed Current Steering Logic）是Intel為PCIe參考時鐘定義的差分時鐘，用于PCIe2.0電氣規(guī)范中定義對RefClk時鐘所定義
矽力杰高性能20路PCIe時鐘緩沖器
集成越來越多的PCIe終端，矽力杰新一代高性能PCIe時鐘緩沖器SQ82100可以為系統(tǒng)提供20路超低附加抖動的LP-HCSL參考時鐘，能夠簡化系統(tǒng)布局，進(jìn)一步提高
MG7050HAN 基于聲表的差分多輸出 晶體振蕩器(HCSL)
基于MG7050 HAN的聲表差分多輸出晶體振蕩器(HCSL)，采用兩路或四路差分HCSL（高速電流驅(qū)動邏輯）輸出，可以減少外部扇出緩沖區(qū)，特別適用于需要超低抖動、高頻率范圍內(nèi)穩(wěn)定工作的應(yīng)用場合。其
發(fā)表于 01-29 15:37
?0次下載
愛普生6G路由器晶振MG7050HAN,HCSL輸出有源晶振,X1M0004310007
愛普生6G路由器晶振,MG7050HAN,HCSL輸出有源晶振,X1M0004310007，日本進(jìn)口晶振，EPSON愛普生晶振，型號:MG7050HAN，編碼為:X1M0004310007，頻率
發(fā)表于 07-02 17:24
?0次下載
LMKDB1120和LMKDB1108超低抖動PCIe第1代到第6代LP-HCSL時鐘緩沖器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《LMKDB1120和LMKDB1108超低抖動PCIe第1代到第6代LP-HCSL時鐘緩沖器數(shù)據(jù)表.pdf》資料免費下載
發(fā)表于 08-20 10:51
?0次下載
工商網(wǎng)監(jiān)
評論