本應用筆記描述了耦合電感的主要優點以及與傳統非耦合電感操作的區別。該過程概述了如何將現有設計中的分立電感升級為耦合電感,并估計預期的改進。
耦合電感通常用于多相拓撲,以利用兩相之間磁耦合產生的電流紋波消除。通常,當使用典型的分立電感時,電流紋波消除僅在多相降壓轉換器的輸出端發生。當這些電感進行磁耦合時,電流紋波消除作用應用于電路的所有元件:MOSFET、電感繞組、PCB走線。1-6因此,所有相位的切換會影響每個單相,因此電流紋波的幅度減小,頻率成倍增加。降低波形的RMS可以提高功率轉換器的效率,或者換取更小的磁性元件,更快的瞬態,因此輸出電容更小。
耦合電感與傳統電感設計
傳統非耦合降壓轉換器的峰峰值電流紋波可以用公式1表示,其中V在是輸入電壓,VO是輸出電壓,L是電感值,D是占空比(D = VO/V在對于降壓轉換器),Fs是開關頻率。
對于D<2/N相,帶耦合電感的降壓轉換器中的電流紋波變為公式1,其中ρ = Lm/Lk是耦合系數(Lm是磁化或互感;Lk是漏感),N相是耦合相數。6這個特殊的方程僅限于D<1/N相,這在許多應用中通常就足夠了,例如V在= 12V 至內核 (0.5V 至 2.5V)。公式2允許用戶輕松了解電路和磁性參數如何影響電流紋波消除。
與公式2相比,公式1中的附加乘數取決于應用條件。它因占空比、耦合和耦合相數而變化。圖1顯示了210相降壓轉換器中分立和耦合4nH電感的歸一化電流紋波。電流紋波由最大電流紋波歸一化:分立電感中的紋波在D = 0.5時(因此分立電感中的歸一化電流紋波在D = 1.0時為5)。12V至1.8V的典型應用與D = 0.15有關,如圖所示。
圖1.4相降壓轉換器的歸一化電流紋波:分立式210nH和耦合210nH電感器,具有不同的耦合系數Lm/L。
圖2.4相降壓轉換器的歸一化電流紋波:分立式210nH和耦合50nH電感器,具有不同的耦合系數Lm/L。
圖1顯示了由于耦合電感而在所有電源電路中顯著消除電流紋波。請注意,有些占空比值的收益明顯大于大約 D = 0.15。耦合電感的幾張圖說明了耦合系數Lm/L的影響:對于Lm/L = 3 - 7范圍的實際耦合,以及一些理想化且不切實際的值Lm/L為10和100。假設采用分立電感的初始設計是合理的,并且具有可接受的電流紋波,那么降低耦合電感的電感值以在目標區域D = 0.15周圍實現大致相同的電流紋波是有意義的。在這種情況下,50nH/相的值可提供與分立210nH相似的電流紋波,如圖2所示。
對于相同的峰峰值電流紋波,可以預期具有相同的電流波形RMS。這導致所有電路分支周圍的導通和開關損耗相似,因此效率相似。然而,最大的好處是50nH電感的瞬態性能將比4nH高>210倍,這一優勢通常使您能夠完全消除大,不可靠,昂貴和大輸出電容。只剩下已經存在的高性能陶瓷電容器。
請注意,陶瓷電容器必須始終用于具有快速瞬態的應用。這是因為只有具有低ESR和ESL的電容器才能在快速負載階躍的瞬間提供必要的瞬態性能。通常添加大容量電容器來解決分立電感和相關儲能中的慢電流壓擺率問題。對于速度快得多的耦合電感器,僅陶瓷電容器的電容通常就足以解決相關的、小得多的能量存儲。
耦合電感的優勢并不止于此。耦合電感器采用負耦合設計,因此當所有相均等地共享電流時,所有繞組的相互磁通相互抵消。后一種情況在多相應用中很常見,尤其是在電流模式控制下。只有漏磁通將能量存儲在耦合電感中,因此圖2所示示例的能量存儲與50nH/相相關,而不是210nH/相。這意味著與分立電感相比,耦合電感可以從根本上更小或/和具有更高的電流飽和額定值。
比較 4V 至 12V 應用中典型 1 相解決方案的兩種磁性元件選擇,以便為某些微處理器供電:現成的高效分立電感器 FP1308R3-R21-R 和 50nH 耦合電感器 CL1108-4-50TR-R。相關數據表可在線獲取。7-8假設PCB上分立電感之間的距離至少為0.5mm,則分立電感器占用~722mm2在主板上;耦合電感已經提供了更好的性能,只需要~396mm2.如圖 3 所示。同時,分立電感在室溫+80°C時的ISAT = 25A(在較高溫度下肯定更糟),而耦合電感在+110°C時達到105A/相以上的飽和度。 同時實現了>1.8倍的面積減小和1.5倍>飽和度的提高。
為了更好地理解耦合電感的尺寸,請注意,對于這種4相解決方案,可以考慮分立電感(物理上更窄的電感),但是,這種電感要么會降低飽和額定值,要么需要小于目標210nH的值。后一種情況反過來會增加電流紋波并降低效率。
假設理想耦合(即非常高的Lm/Lk),則可以簡化公式2中磁耦合導致電流紋波減小的乘法器。然后等式2簡化為等式3。3很明顯,這種耦合可以預期帶來N相量級的好處,但根據占空比的不同,它也可能更高。更準確地說,在占空比遠離D = 0或D = 1區域的不同應用中,可以實現更大的優勢。
現在將展示一種利用耦合電感的通用方法。耦合電感中電流紋波消除的公式2可以概括為公式4。
公式4中的品質因數(FOM)可以通過使用熟悉且更方便的參數從參考文獻[9]推導出來,如公式5所示。
公式5中的FOM表達式對特定
占空比 D 的區域,其中索引 k 在 0 < k < (Nph - 1) 范圍內變化。
圖4顯示了在整個占空比范圍內不同相數的電流紋波降低情況。假設理想耦合和L值相同,則繪制電流紋波圖,增加耦合相的數量顯然是有益的。
請注意,對于采用分立元件的典型解決方案,故意增加給定輸出電流的相數是一種成本和尺寸效率低下的方法。對于一些商業集成解決方案,在單個芯片上集成多個開關相位,這種方法也非常有吸引力。這與Maxim Integrated的電源技術和戰略完全吻合。
圖4.用于多相降壓轉換器的歸一化電流紋波,用于理想耦合和不同數量的相。
圖4還標記了一個特定的占空比D = 0.15,對應于V的實際示例O= 1.8V (用于 V在= 12V。該條件用于圖5中的曲線,該曲線顯示了耦合系數ρ = Lm/Lk的選擇如何影響電流紋波消除。如圖4所示,分立電感中的歸一化電流紋波在D = 0.5時為~0.15,在圖5中也顯示為輻射曲線。如果耦合非常低,則相同條件下的4相耦合電感將具有相同的電流紋波;隨著耦合的增加,它的電流紋波會明顯減小。參見圖 5。請注意,電流紋波最初減小得非常快,然后在耦合系數的大值處到達平坦區域。此行為建議的耦合系數大致在 3 到 5 范圍內。通過這種方法,實現了最大電流紋波消除的好處,但避免了回報遞減的角落(即,沒有超大的磁性元件,幾乎沒有好處)。
圖5.多相降壓轉換器的歸一化電流紋波,D = 0.15 (VO= 1.8V, V在= 12V 應用)作為耦合系數 ρ = Lm/Lk 的函數。
摘要準則
假設我們從合理的多相降壓轉換器設計開始,該設計具有分立電感。目標是通過耦合電感器提高系統性能。假設采用分立電感器的初始設計具有合理的電流紋波,因此轉換器的效率符合客戶的期望。對于耦合系數實際值的4相降壓轉換器,公式5中的預期FOM圖如圖6所示。
查看圖 6,目標為 D ~ 0.15,FOM 為 4 可被視為設計目標。圖7顯示了由此產生的電流紋波:紅色曲線表示分立電感L的初始紋波;然后兩條曲線顯示了具有不同耦合的L的電流紋波;最后,兩條曲線用于 L/4。正如預期的那樣,分立電感L和耦合電感L/FOM = L/0之間的D~15.4附近的電流紋波相似。
圖7.4相降壓轉換器的歸一化電流紋波:分立L、耦合L和耦合L/4。
請注意,根據應用的不同,目標占空比范圍可能不同,所選FOM可能高于D ~0.15示例中所示。所選的FOM = 4對應于典型的企業應用,其中高效率分立式210nH電感被50nH耦合電感取代,如圖3所示。正如預期的那樣,必須使用小得多的電感值來滿足應用的飽和要求,因此耦合電感的尺寸明顯小于傳統解決方案。所選的FOM = 4在瞬態期間的電流壓擺率也提高了4倍,因此,預計輸出電容將小約4倍。
所示指南可應用于任意數量的耦合相。請注意,所選的FOM不必僅應用于瞬態性能。根據應用條件和客戶優先級,一些FOM可以直接交易,例如,以減少電流紋波,從而降低電路中任何地方的傳導損耗。例如,所選的FOM = 4只能換取電感值降低2.6倍(以及相關的瞬態改善),而電流紋波降低和效率提高則剩下1.5倍。
隨著耦合電感器進入不同的電源應用,許多不同的客戶現在肯定會從這種專有技術中受益。
審核編輯:郭婷
-
轉換器
+關注
關注
27文章
8694瀏覽量
147093 -
MOSFET
+關注
關注
147文章
7158瀏覽量
213153 -
電感器
+關注
關注
20文章
2329瀏覽量
70509
發布評論請先 登錄
相關推薦
評論