常用電路模塊的布局布線原則
常用存儲(chǔ)器設(shè)計(jì)
*FLASH
*DDR
*DDR2
*DDR3
*QDR
1、FLASH的設(shè)計(jì)
FLASH(閃速存儲(chǔ)器)-速率較低
布局:一般采用菊花鏈
BGA->SDRAM->FLASH
(FLASH和SDRAM推薦距離為500~1000MIL),如下圖:
2、FLASH的設(shè)計(jì)
布線(如圖)
3W原則
等長(zhǎng)范圍:+-100MIL
特性阻抗:50歐
3、DDR的設(shè)計(jì)
管腳定義解釋(如下圖)
4、DDR的布局
布局原則:靠近CPU擺放
DDR X1片時(shí),采用點(diǎn)對(duì)點(diǎn)的布局方式,
DDR到CPU的推薦的中心距離:
當(dāng)中間無(wú)排阻時(shí):900~1000MIL;
當(dāng)中間有排阻時(shí):1000~1300MIL。
DDR X2片時(shí),相對(duì)于CPU嚴(yán)格對(duì)稱,如下圖:
5、DDR的保護(hù)區(qū)域
DDR2保護(hù)區(qū)域(KEEPOUT REGION):DDR2內(nèi)存組,所有同DDR相關(guān)的阻容電路,一直向CPU方向延伸至CPU的DDR控制器,稱為DDR保護(hù)區(qū)域(DDR KEEPOUT REGION)。這個(gè)區(qū)域里需要滿足一下條件:
A)不得出現(xiàn)與DDR無(wú)關(guān)的信號(hào);
B)必須提供完整的地平面(信號(hào)線下方地平面不得中斷);
C)必須提供完整的VCC_1V8電源平面(信號(hào)線下方電源平面不得中斷)。
如下圖:
6、DDR的布線
特性阻抗:?jiǎn)味?0歐,差分100歐;
數(shù)據(jù)線每10根盡量走在同一層;
信號(hào)線的間距滿足3W原則
數(shù)據(jù)線、地址(控制)線、時(shí)鐘線之間的距離保持20MIL以上或者至少3W
完整的參考平面
VREF電源走線推薦>=20~30mil
誤差范圍:
差分對(duì)誤差嚴(yán)格控制在5MIL;
數(shù)據(jù)線誤差范圍控制在+/-25MIL;
地址線誤差范圍控制在+/-100MIL;
7、DDR的時(shí)序設(shè)計(jì)
DDR(采用樹(shù)形或者星形拓?fù)洌┤缦聢D:
-
SDRAM
+關(guān)注
關(guān)注
7文章
423瀏覽量
55210 -
FlaSh
+關(guān)注
關(guān)注
10文章
1634瀏覽量
147973 -
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7485瀏覽量
163796 -
DDR
+關(guān)注
關(guān)注
11文章
712瀏覽量
65324 -
Vcc
+關(guān)注
關(guān)注
2文章
305瀏覽量
35976
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論