色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

MOS管及簡單CMOS邏輯電平電路

Young1225 ? 來源:Young1225 ? 作者:Young1225 ? 2023-05-05 09:13 ? 次閱讀

現代單片機主要是采用CMOS工藝制成的。

01、MOS管

MOS管又分為兩種類型:N型和P型。

如下圖所示:

wKgaomRTld2AZYnEAAAd9joHq_4935.png

以N型管為例,2端為控制端,稱為“柵極”;3端通常接地,稱為“源極”;源極電壓記作Vss,1端接正電壓,稱為“漏極”,漏極電壓記作VDD。要使1端與3端導通,柵極2上要加高電平。

對P型管,柵極、源極、漏極分別為5端、4端、6端。要使4端與6端導通,柵極5要加低電平。

在CMOS工藝制成的邏輯器件或單片機中,N型管與P型管往往是成對出現的。同時出現的這兩個CMOS管,任何時候,只要一只導通,另一只則不導通(即“截止”或“關斷”),所以稱為“互補型CMOS管”。

02、CMOS邏輯電平

高速CMOS電路的電源電壓VDD通常為+5V;Vss接地,是0V。

高電平視為邏輯“1”,電平值的范圍為:VDD的65%~VDD(或者VDD-1.5V~VDD)

低電平視作邏輯“0”,要求不超過VDD的35%或0~1.5V。

+1.5V~+3.5V應看作不確定電平。在硬件設計中要避免出現不確定電平。

近年來,隨著亞微米技術的發展,單片機的電源呈下降趨勢。低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應用中,VDD為2.7V,甚至1.8V的單片機也已經出現。將來電源電壓還會繼續下降,降到0.9V,但低于VDD的35%的電平視為邏輯“0”,高于VDD的65%的電平視為邏輯“1”的規律仍然是適用的。

03、非門

wKgZomRTld6AUxmfAAAaSJWc8r4730.png

非門(反向器)是最簡單的門電路,由一對CMOS管組成。其工作原理如下:

A端為高電平時,P型管截止,N型管導通,輸出端C的電平與Vss保持一致,輸出低電平;A端為低電平時,P型管導通,N型管截止,輸出端C的電平與VDD一致,輸出高電平。

04、與非門

wKgaomRTld6AOBbkAAAx5rreVAs595.png

與非門工作原理:

①、A、B輸入均為低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。

②、A輸入高電平,B輸入低電平時,1、3管導通,2、4管截止,C端電位與1管的漏極保持一致,輸出高電平。

③、A輸入低電平,B輸入高電平時,情況與②類似,亦輸出高電平。

④、A、B輸入均為高電平時,1、2管截止,3、4管導通,C端電壓與地一致,輸出低電平。

05、或非門

wKgZomRTld-AFhH-AAA0Yb50qT4544.png

或非門工作原理:

①、A、B輸入均為低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。

②、A輸入高電平,B輸入低電平時,1、4管導通,2、3管截止,C端輸出低電平。

③、A輸入低電平,B輸入高電平時,情況與②類似,亦輸出低電平。

④、A、B輸入均為高電平時,1、2管截止,3、4管導通,C端電壓與地一致,輸出低電平。

注:

將上述“與非”門、“或非”門邏輯符號的輸出端的小圓圈去掉,就成了“與”門、“或”門的邏輯符號。而實現“與”、“或”功能的電路圖則必須在輸出端加上一個反向器,即加上一對CMOS管,因此,“與”門實際上比“與非”門復雜,延遲時間也長些,這一點在電路設計中要注意。

06、三態門

wKgaomRTld-APJDAAAA4_5Qqyhk280.png

三態門的工作原理:

當控制端C為“1”時,N型管3導通,同時,C端電平通過反向器后成為低電平,使P型管4導通,輸入端A的電平狀況可以通過3、4管到達輸出端B。

當控制端C為“0”時,3、4管都截止,輸入端A的電平狀況無法到達輸出端B,輸出端B呈現高電阻的狀態,稱為“高阻態”。

這個器件也稱作“帶控制端的傳輸門”。帶有一定驅動能力的三態門也稱作“緩沖器”,邏輯符號是一樣的。

注:

從CMOS等效電路或者真值表、邏輯表達式上都可以看出,把“0”和“1”換個位置,“與非”門就變成了“或非”門。對于“1”有效的信號是“與非”關系,對于“0”有效的信號是“或非”關系。

上述圖中畫的邏輯器件符號均是正邏輯下的輸入、輸出關系,即對“1”(高電平)有效而言。而單片機中的多數控制信號是按照負有效(低電平有效)定義的。例如片選信號CS(Chip Select),指該信號為“0”時具有字符標明的意義,即該信號為“0”表示該芯片被選中。因此,“或非”門的邏輯符號也可以畫成下圖。

wKgZomRTld-AXXb-AAAOT26HbGc926.png

07、組合邏輯電路

“與非”門、“或非”門等邏輯電路的不同組合可以得到各種組合邏輯電路,如譯碼器、解碼器、多路開關等。

組合邏輯電路的實現可以使用現成的集成電路,也可以使用可編程邏輯器件,如PAL、GAL等實現。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CMOS
    +關注

    關注

    58

    文章

    5710

    瀏覽量

    235420
  • 單片機
    +關注

    關注

    6035

    文章

    44554

    瀏覽量

    634675
  • MOS管
    +關注

    關注

    108

    文章

    2411

    瀏覽量

    66762
  • 邏輯電平
    +關注

    關注

    0

    文章

    152

    瀏覽量

    14411
收藏 人收藏

    評論

    相關推薦

    邏輯電平TTL/CMOS電平的互連、OC/OD的互連規范

    本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連,其余單端邏輯電平的互連可參考相關器件規范、電平規范。 1、TTL/
    的頭像 發表于 12-23 14:15 ?7126次閱讀
    <b class='flag-5'>邏輯</b><b class='flag-5'>電平</b>TTL/<b class='flag-5'>CMOS</b><b class='flag-5'>電平</b>的互連、OC/OD的互連規范

    MOS集成邏輯電路

    MOS集成邏輯電路CMOS非門CMOS傳輸門(模擬開關)CMOS
    發表于 09-24 10:55

    詳解幾種CMOS電平轉換電路方案

    ,輸出電壓低于VSS+0.5V(VSS為數字地)為邏輯 0。CMOS電路輸出高電平約為 0.9Vcc,而輸出低電平約為 0.1Vcc.當輸入
    發表于 03-22 07:00

    常見的幾種邏輯電平

    TTL和CMOS是數字電路中兩種常見的邏輯電平,LVTTL和LVCMOS是兩者低電平版本。TTL是流控器件,輸入電阻小,TTL
    發表于 05-22 08:03

    簡單CMOS邏輯電路原理圖分析

    MOS管的類型CMOS邏輯電平介紹
    發表于 04-06 08:22

    幾種常用高速邏輯電平電路的特點及應用

    幾種常用邏輯電平電路的特點及應用 幾種常用邏輯電平電路的特點及應用 標簽/分類: 在通用
    發表于 08-21 15:34 ?1395次閱讀
    幾種常用高速<b class='flag-5'>邏輯</b><b class='flag-5'>電平</b><b class='flag-5'>電路</b>的特點及應用

    簡單邏輯電平變換電路

    簡單邏輯電平變換電路
    發表于 04-10 10:08 ?672次閱讀
    <b class='flag-5'>簡單</b>的<b class='flag-5'>邏輯</b><b class='flag-5'>電平</b>變換<b class='flag-5'>電路</b>

    CMOS電平轉換電路詳解

    COMS電路的供電電壓VDD范圍比較廣在+5--+15V均能正常工作,電壓波動允許±10,當輸出電壓高于VDD-0.5V時為邏輯1,輸出電壓低于VSS+0.5V(VSS為數字地)為邏輯0, 一般
    發表于 08-26 16:52 ?9139次閱讀
    <b class='flag-5'>CMOS</b><b class='flag-5'>電平</b>轉換<b class='flag-5'>電路</b>詳解

    MOS管及簡單CMOS邏輯電路

    電源電壓還會繼續下降,降到0.9V,但低于VDD的35%的電平視為邏輯“0”,高于VDD的65%的電平視為邏輯“1”的規律仍然是適用的。
    的頭像 發表于 11-05 11:22 ?2.6w次閱讀
    <b class='flag-5'>MOS</b><b class='flag-5'>管及</b><b class='flag-5'>簡單</b><b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b>門<b class='flag-5'>電路</b>

    ttl電平cmos電平的區別

     晶體管組成了TTL集成電路,TTL大多采用5V電路。用二進制來進行表示的話, 5V正好等于邏輯上的“1”, 0V等于邏輯上的“0”,因此, TTL
    的頭像 發表于 08-19 14:20 ?3w次閱讀

    詳解MOS管及簡單CMOS邏輯電平電路

    端接正電壓,稱為“漏極”,漏極電壓記作VDD。要使1端與3端導通,柵極2上要加高電平。 對P型管,柵極、源極、漏極分別為5端、4端、6端。要使4端與6端導通,柵極5要加低電平。 在CMOS工藝制成的
    的頭像 發表于 01-02 15:17 ?4031次閱讀
    詳解<b class='flag-5'>MOS</b><b class='flag-5'>管及</b><b class='flag-5'>簡單</b><b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>電平</b><b class='flag-5'>電路</b>

    MOS管及簡單CMOS邏輯電平電路

    CMOS工藝制成的邏輯器件或單片機中,N型管與P型管往往是成對出現的。同時出現的這兩個CMOS管,任何時候,只要一只導通,另一只則不導通(即“截止”或“關斷”),所以稱為“互補型CMOS
    的頭像 發表于 01-20 17:40 ?4363次閱讀
    <b class='flag-5'>MOS</b><b class='flag-5'>管及</b><b class='flag-5'>簡單</b><b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>電平</b><b class='flag-5'>電路</b>

    5分鐘弄懂!MOS管及簡單CMOS邏輯電平電路

    現代單片機主要是采用CMOS工藝制成的。
    的頭像 發表于 11-03 17:01 ?1757次閱讀

    【硬聲推薦】邏輯電平視頻合集

    為了精簡電路 電器中會用到邏輯電平代替復雜的接線 他們都是如何設計的呢? CMOS器件與TTL器件? ? CMOS
    的頭像 發表于 12-14 11:36 ?697次閱讀

    cmos電平與ttl電平如何轉換 怎么判斷ttl電路高低電平

    CMOS電平一般分為邏輯電平(High Level)和邏輯電平(Low Level)。
    的頭像 發表于 02-22 11:10 ?3528次閱讀
    主站蜘蛛池模板: 三级aa久久| 涩涩在线观看免费视频| 999视频精品全部免费观看| 榴莲黄版无限刷| ae58老司机福利| 双手绑在床头调教乳尖| 精品国产午夜肉伦伦影院| 中文字幕无码他人妻味| 青草在线观看视频| 国产区免费在线观看| 一级片mp4| 飘雪在线观看免费完整版 | 九九热精品在线观看| 中文文字幕文字幕亚洲色| 亚洲男人片片在线观看| 美女脱了内裤张开腿让男人爽| 城中村快餐嫖老妇对白| 亚洲国产高清在线| 女人爽到高潮嗷嗷叫视频| 国产强奷伦奷片| 国产永久视频| 波野结衣qvod| 在线观看黄色小说| 忘忧草直播| 女人被躁到高潮嗷嗷叫69| 免费视频不卡| 精品免费久久久久久影院| 交换娇妻呻吟声不停中文字幕 | 熟女人妻水多爽中文字幕| 天美传媒MV高清免费看| 欧美午夜福利主线路| 強姧伦久久久久久久久| 三级在线观看网站| 亚洲.欧美.中文字幕在线观看| 欧美aa级片| 日韩人妻少妇一区二区三区| 快穿之诱受双性被灌满h| 国产亚洲tv在线观看| 国产福利高清在线视频| bdsm中国精品调教ch| 中文无码乱人伦中文视频播放|