色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA系統中有源電容放電電路設計需注意哪些問題

FPGA設計論壇 ? 來源:FPGA設計論壇 ? 2023-05-09 14:32 ? 次閱讀

電信設備,服務器和數據中心FPGA具有多個電源軌,需要正確排序才能安全地為這些系統上下供電。高可靠性DC-DC穩壓器和FPGA電源管理的設計人員需要一種簡單的方法來安全地放電大容量電容器,以避免損壞系統。

FPGA電源排序

在生成片上系統FPGA的過程中,它們可以提供十個獨立的電源軌,為Vcore,存儲器總線電源,I/O控制器以太網等提供電源。如圖1所示,每個電源軌由DC供電。直流轉換器可調節3.3 V,2.5 V,1.8 V,0.9 V等所需的電壓。為了給系統加電,遵循特定的順序以確保安全操作并避免損壞系統。同樣在系統關閉期間,電源序列的順序相反,確保在下一個電源軌關閉之前禁用每個電源軌。該指令通過電源序列發生器芯片控制,該芯片可啟用每個DC-DC穩壓器,如圖1所示。

80641514-ee32-11ed-90ce-dac502259ad0.jpg

圖1:典型FPGA系統電源軌每個服務的供電。

考慮存儲在各種電源軌上的去耦電容中的電荷時會出現問題。例如,在0.9 V Vcore電源軌上,總去耦電容可以在10到20 mF的數量級,并且存儲在電容器組中的剩余電荷需要在斷電期間主動放電,在下電源關閉之前序列被禁用。這樣可以避免違反掉電序列并保護FPGA系統。因此,建議在每個DC-DC穩壓器輸出端使用有源放電電路。

有源電容放電開關

通過了解電容器組的大小,可以采用開放式方法對RC時間常數進行放電。一旦電壓小于充電狀態的95%(在3×RC時間常數下發生),則假設電容器放電。

這樣做的一個簡單方法是通過一個具有已知接地電阻的開關,當需要放電時可以接通該開關。參考圖1,電源序列發生器啟用每個DC-DC穩壓器的輸出。然后可以使用該相同的使能(EN)信號來饋送并聯連接到電容器組的開關。通過反轉使能信號來驅動開關,當DC-DC穩壓器的輸出被禁止時,它將使電容器放電。對于開關,N溝道功率MOSFET,因為它很容易從以地為參考的邏輯信號驅動。所選電路如圖2所示,Q2為N溝道功率MOSFET,Q1為P溝道MOSFET,反轉電源序列發生器的EN邏輯信號。

80775868-ee32-11ed-90ce-dac502259ad0.jpg

圖2:有源放電電路。

有源電容放電電路操作

參見圖2 - 電源序列發生器的EN輸出為DC-DC穩壓器上的使能引腳供電以及電容器放電電路。當邏輯“0”發出關閉信號時,P溝道MOSFET(Q1)將信號反相,然后接通N溝道MOSFET(Q2)以對電容器組放電。

放電電路假設一旦關閉信號施加,DC-DC穩壓器就無法繼續產生輸出。如果在關閉命令激活后,DC-DC穩壓器的輸出有電,則必須在放電電路激活之前引入延遲。這是為了確保放電MOSFET不會試圖吸收DC-DC穩壓器的全部輸出電流能力。

為了從邏輯“0”信號增強N溝道功率MOSFET(Q2),P溝道MOSFET(Q1)將信號反相為5 V,以施加在Q2柵極源上。選擇P溝道MOSFET(Q1)不具有低柵極閾值電壓(VGS(th))。這是因為VGS(th)相對于溫度下降并且Q1在邏輯“1”狀態期間需要處于OFF狀態以避免Q2的錯誤接通。需要選擇適合5 V操作的值以及Power Sequencer。

當電源序列發生器輸出邏輯“1”時,DC-DC穩壓器在ON狀態下使能,Q2必須處于OFF狀態。采用邏輯“1”輸出,高電平輸出電壓為4.19 V(電源序列發生器的EN引腳輸出規格),則在環境工作溫度為60°C時,Q1 VGS(th)需要大于0.9 V 。此外,Q2的柵極需要通過100kΩ的R1電阻下拉至源極電位,以避免誤導通。

溫度的VGS(th)變化在典型的電氣曲線中找到。MOSFET數據表。例如,圖3中給出了來自Diodes Incorporated的ZXMP6A13F的歸一化VGS(th)與溫度的關系.ZXMP6A13F是器件,因為保證VGS(th)在室溫下為1 V,在60℃時降至約0.9 V °C。

8089cae8-ee32-11ed-90ce-dac502259ad0.jpg

圖3:ZXMP6A13F的溫度標準化RDS(on)和VGS(th)曲線。

當電源序列發生器使能輸出變為邏輯'0'時,則存在0.270 V的低電平輸出,Q1需要保證通過該5 V - 0.270 V信號增強通道,以確保Q2導通并放電電容器組。因此,Q1需要在VGS = -4.5 V時具有導通狀態。

為了對電容器組放電,選擇N溝道功率MOSFET(Q2)具有導通電阻(RDS(開) ))適合于在10 ms內對電容組放電,以確保在不到100 ms的時間內完成10個通道的完全關閉順序。必須提供輔助電源,以在關閉電源后至少100 ms驅動關閉電路(電源序列發生器)。

放電計算的時間

使用3 x RC時間常數,其中R是電容器組的ESR的組合電阻(假設<5mΩ),寄生走線電阻(假設為為<5mΩ),串聯漏極電阻(R2)和功率MOSFET Q2 RDS(on)。還包括功率MOSFET導通電阻的溫度依賴性,可以高達Tamb =25?C時RDS(on)的1.5倍,同時假設結已達到額定溫度(典型TJ(值) )= 150°C) - 參見圖5.

要在不到10 ms的時間內對15 mF電容器組放電,需要3 x RC = 8 ms:

電容器

因此,功率MOSFET Q2在VGS = 4.5 V,Tamb =25?C時需要RDS(on)<80mΩ。假設一個50mΩ的串聯漏極電阻(在圖2中稱為R2)與MOSFET一起使用。

安全工作區和瞬態熱應力

選擇功率MOSFET Q2的額定功率能夠處理放電電流的瞬態功耗。通過仿真計算峰值功率,并根據功率MOSFET數據表的瞬態功率容量圖檢查該值。由于功率MOSFET將隨時間消耗電容器的能量作為電流和電壓的函數,因此需要檢查數據表中的安全工作區(SOA)曲線。這將提供功率MOSFET可以安全處理的單脈沖,同時確保結溫不超過額定值,典型TJ(值)= 150°C。SOA應該基于應用的環境工作溫度和所需的MOSFET柵極驅動,在這種情況下為4.5V。在放電0.9 V充電電容器組的情況下,然后檢查SOA曲線,以獲得1 V時的單脈沖峰值電流能力在1 ms和10 ms之間的脈沖寬度曲線。SOA應該針對典型的應用環境溫度(假設為60°C),同時安裝在PCB上,散熱,也稱為推薦焊盤(MRP)布局。在這些條件下,請參考圖4了解DMN3027LFG的SOA。

80991f5c-ee32-11ed-90ce-dac502259ad0.jpg

圖4:DMN3027LFG的安全工作區(SOA)

需要在實際電路中測量電容器組的峰值浪涌電流,以確保足夠的電阻減慢響應速度,以避免可能導致EMI問題的急劇上升電流峰值以及N通道上的瞬態熱應力功率MOSFET和電容器組。在圖2中,將一個50mΩ串聯電阻添加到Q2的漏極,以確保固定的已知值(與溫度無關)在放電路徑中的總電阻中占主導地位。

MOSFET導通電阻變化

請注意MOSFET的導通電阻隨溫度變化,如圖5所示,在4.5 V柵極驅動的預期工作溫度范圍內變化高達15mΩ。除此之外,您還將在零件到零件和批次之間進行RDS(on)變化。典型的RDS(on)為22mΩ,在室溫下DMN3027LFG上4.5 V柵極驅動的規格限制為26mΩ。

80afeeda-ee32-11ed-90ce-dac502259ad0.jpg

圖5:DMN3027LFG的導通電阻溫度響應。

因此,為確保已知電阻在放電路徑中占主導地位,做法是使用R2系列電阻,該電阻約為RDS(on)的兩倍在選定的門驅動器上。當R2為50mΩ且RDS(on)在15mΩ至40mΩ(典型值為22mΩ)之間變化時,95%的放電時間為3.9至5.4 ms(3 x RC)。這是差情況下電容器組大小為20 mF。

功耗

計算功率MOSFET Q2和串聯電阻R2的功耗取決于占空比和Q2導通的時間。

如果在Q2導通時DC-DC穩壓器上的0.9 V輸出使能,那么Q2和R2之間可以達到11 W。假設結溫達到150°C,典型的RDS(on)穩定在35mΩ,如圖5所示。不應允許這種情況,因為它違反了DMN3027LFG的功耗并導致結點溫度超過額定值。因此,必須禁用DC-DC穩壓器輸出,同時啟用Q2。

這意味著壞的情況是由電容器短時間充電和放電引起的。假設電源序列發生器進入連續循環啟用,然后每隔20 ms禁用DC-DC穩壓器(10 ms啟用+ 10 ms禁用),那么這將導致Q2和R2上的功率約為0.5 W.這是通過知道存儲在電容器組中的總能量將每20 ms放電來計算的:

P = E/t =?CV2/20 ms = 500 mW,電容器組的C = 20 mF充電至1 V.

壞情況下,RDS(on)為40mΩ,26mΩx1.5,VGS = 4.5 V,TJ(值)= 150°C(圖3)。因此,Q2和R2的功耗分別為222 mW和278 mW。15mΩ的RDS(on)會使R2的功耗增加到385 mW;意味著需要0.5 W額定值的表面貼裝電阻。

在典型應用中,環境溫度預計達到60°C,DMN3027LFG在推薦焊盤布局上的RθJA= 130°C/W,當耗散222 mW時,TJ達到90°C 。這為TJ()= 150°C提供了充足的空間。

電容器組放電測量

使用DMN3027LFG和ZXMP6A13F組裝使用6 x 2,200 uF電解電容器(13.2 mF)的電容器組,如圖2所示.ZXMP6A13F用5 V手動觸發信號。

使用和不使用50mΩ串聯電阻進行測量,然后在室溫,零下和高溫下進行測量,以觀察峰值電流和放電時間的變化。僅通過DMN3027LFG通道RDS(on)電阻(不帶50mΩ)放電會產生觀察峰值電流的壞情況。請注意以下曲線中的時間尺度不同 - 200μs/div和1 ms/div通道1(C1)為黃色= DMN3027LFG柵極引腳上的電壓通道3 (C3)為品紅色=電容器組上的電壓

通道4(C4)為綠色=來自DMN3027LFG源引腳的電流探頭

80c5ed20-ee32-11ed-90ce-dac502259ad0.jpg

圖6:室溫測量(約Ta = 20°C)。左曲線= 30 A峰值電流僅通過DMN3027LFG通道電阻放電(200μs/div)右曲線= 12.5通過DMN3027LFG和50mΩ串聯電阻放電的峰值電流(1 ms/div)參見圖6,圖7和圖8 - 僅通過DMN3027LFG對13.2 mF電容器組放電,產生的峰值電流從24 A變化到35 A,具體取決于MOSFET RDS(on)的溫度響應。通過添加50mΩ串聯電阻,可將峰值電流限制在<15 A,溫度變化僅限于11 A至14 A.請注意,隨著溫度升高,峰值電流會相對于RDS(on)增加而下降。

即使溫度變化,放電時間至初始1 V充電狀態的95%也會在約3至4 ms內發生。這與3 x RC時間常數的預期相同,SPICE建模此電路可以復制類似的結果。模擬一個13.2 mF電容器組在27°C(默認),加入50mΩ串聯電阻,然后峰值電流約為13 A,并在3 ms內放電至95%。

80d88f7a-ee32-11ed-90ce-dac502259ad0.jpg

圖7:高溫測量(大約Ta = 70°C)。左曲線= 24僅通過DMN3027LFG通道電阻的峰值電流放電(200μs/div)右曲線= 11通過DMN3027LFG和50mΩ串聯電阻(1 ms/div)放電的峰值電流

80f13f52-ee32-11ed-90ce-dac502259ad0.jpg

圖8:零下溫度測量(約Ta = -20°C)。左曲線= 35僅通過DMN3027LFG通道電阻的峰值電流放電(200μs/div)右曲線= 14通過DMN3027LFG和50mΩ串聯電阻(1 ms/div)放電的峰值電流結論

已經證明了一種基于已知RC時間常數對大電容器組放電的安全且簡單的方法。這種開放式技術可以根據電容大小進行縮放。選擇了以下器件:

Q1 = SOT23中的ZXMP6A13F P溝道MOSFET

Q2 = PowerDI3333-8中的DMN3027LFG N溝道MOSFETR2 = 50mΩ表面貼裝電阻能夠耗散500 mW。

通過在放電路徑中添加50mΩ串聯電阻,可以限制峰值放電電流并穩定溫度變化。測量結果和模擬結果均吻合良好;讓設計師有信心對不同的電容器組尺寸進行建模。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603017
  • 控制器
    +關注

    關注

    112

    文章

    16334

    瀏覽量

    177815
  • 電源管理
    +關注

    關注

    115

    文章

    6180

    瀏覽量

    144452
  • 電路設計
    +關注

    關注

    6673

    文章

    2451

    瀏覽量

    204169
  • DC-DC
    +關注

    關注

    30

    文章

    1943

    瀏覽量

    81604

原文標題:FPGA系統中有源電容放電電路設計需注意哪些問題

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FPGA系統中有源電容放電電路設計需注意哪些問題

    通過了解電容器組的大小,可以采用開放式方法對RC時間常數進行放電。一旦電壓小于充電狀態的95%(在3×RC時間常數下發生),則假設電容放電
    的頭像 發表于 03-29 08:18 ?2633次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>系統</b><b class='flag-5'>中有源</b><b class='flag-5'>電容</b><b class='flag-5'>放電</b><b class='flag-5'>電路設計</b><b class='flag-5'>需注意</b>哪些問題

    FPGA系統有源電容放電電路怎么避免損壞系統

    電信設備,服務器和數據中心的最新FPGA具有多個電源軌,需要正確排序才能安全地為這些系統上下供電。高可靠性DC-DC穩壓器和FPGA電源管理的設計人員需要一種簡單的方法來安全地放電大容
    發表于 10-23 07:19

    技術人員在FPGA設計時需注意什么事項?

    技術人員在FPGA設計時需注意什么事項?
    發表于 04-30 06:00

    使用CMOS集成電路需注意的幾個問題

    使用CMOS集成電路需注意的幾個問題.
    發表于 06-05 10:07 ?75次下載

    集成運放電路中有源負載放大電路的分析與計算方法

    集成運放電路中有源負載放大電路的分析與計算方法 恒流源電路分析,恒流源電路的恒流值和恒流源內阻計算,多級放大
    發表于 04-13 11:25 ?1.1w次閱讀
    集成運<b class='flag-5'>放電路</b><b class='flag-5'>中有源</b>負載放大<b class='flag-5'>電路</b>的分析與計算方法

    RS485硬件電路設計需注意的問題

    RS485硬件電路設計需注意的問題,RS485
    發表于 12-21 14:45 ?0次下載

    集成運放電路中有源負載放大電路的分析與計算方法

    集成運放電路中有源負載放大電路的分析與計算方法
    發表于 06-20 16:09 ?32次下載

    FPGA有源電容放電電路考慮

    在電信設備、服務器和數據中心中發現的最新FPGA有多個電源軌,需要對這些系統進行安全的上下排序。高可靠性的DC - DC穩壓器和FPGA電源管理的設計者需要一個簡單的方法來安全地卸下大容量電容
    發表于 05-16 10:22 ?8次下載
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>有源</b><b class='flag-5'>電容</b><b class='flag-5'>放電</b><b class='flag-5'>電路</b>考慮

    關于設計FPGA系統中有源電容放電電路的方法和需要注意的問題

    電信設備,服務器和數據中心的最新FPGA具有多個電源軌,需要正確排序才能安全地為這些系統上下供電。高可靠性DC-DC穩壓器和FPGA電源管理的設計人員需要一種簡單的方法來安全地放電大容
    發表于 09-15 09:24 ?954次閱讀
    關于設計<b class='flag-5'>FPGA</b><b class='flag-5'>系統</b><b class='flag-5'>中有源</b><b class='flag-5'>電容</b><b class='flag-5'>放電</b><b class='flag-5'>電路</b>的方法和需要<b class='flag-5'>注意</b>的問題

    掌握這些有源電容放電電路設計要領,和“損壞系統”說拜拜!

    FPGA系統中有源電容放電電路設計需注意哪些問題
    的頭像 發表于 06-09 14:21 ?6886次閱讀
    掌握這些<b class='flag-5'>有源</b><b class='flag-5'>電容</b><b class='flag-5'>放電</b><b class='flag-5'>電路設計</b>要領,和“損壞<b class='flag-5'>系統</b>”說拜拜!

    電容放電原理_電容放電電路

    本文主要介紹了電容放電的原理以及電容放電電路圖。
    的頭像 發表于 10-31 08:40 ?2.9w次閱讀

    FPGA系統中有源電容放電電路設計需注意哪些問題資料下載

    電子發燒友網為你提供FPGA系統中有源電容放電電路設計需注意
    發表于 04-08 08:41 ?2次下載
    <b class='flag-5'>FPGA</b><b class='flag-5'>系統</b><b class='flag-5'>中有源</b><b class='flag-5'>電容</b><b class='flag-5'>放電</b><b class='flag-5'>電路設計</b><b class='flag-5'>需注意</b>哪些問題資料下載

    如何結合晶振的負載電容計算外匹配電容容值以及在晶振振蕩電路設計需注意哪些事項?資料下載

    電子發燒友網為你提供如何結合晶振的負載電容計算外匹配電容容值以及在晶振振蕩電路設計需注意哪些事項?資料下載的電子資料下載,更有其他相關的電路
    發表于 04-17 08:40 ?18次下載
    如何結合晶振的負載<b class='flag-5'>電容</b>計算外匹配<b class='flag-5'>電容</b>容值以及在晶振振蕩<b class='flag-5'>電路設計</b>時<b class='flag-5'>需注意</b>哪些事項?資料下載

    有源放電電路的原理和注意事項

    當今 FPGA 和高性能處理器的多個電源軌必須按照嚴格的順序上電和斷電。通常連接到電源軌的去耦電容必須主動放電,以確保正確控制斷電順序并在可接受的時間內完成斷電。本文介紹了有源
    的頭像 發表于 04-21 15:45 ?5954次閱讀
    <b class='flag-5'>有源</b><b class='flag-5'>放電</b><b class='flag-5'>電路</b>的原理和<b class='flag-5'>注意</b>事項

    FPGA有源電容放電電路注意事項

    電子發燒友網站提供《FPGA有源電容放電電路注意事項.pdf》資料免費下載
    發表于 07-25 15:06 ?0次下載
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>有源</b><b class='flag-5'>電容</b>器<b class='flag-5'>放電</b><b class='flag-5'>電路</b><b class='flag-5'>注意</b>事項
    主站蜘蛛池模板: 中文字幕在线视频网站| 成 人 色综合| 国产午夜精品久久久久婷婷| 美女张开大腿| 亚洲精品无码不卡在线播放he| WWW国产精品内射老师| 久久久国产精品免费A片3D| 四虎永久免费网址| av老司机色爱区综合| 久久精品国产亚洲AV忘忧草蜜臀| 探花口爆颜射乳交日韩| 99热免费精品店| 快播成电影人网址| 亚洲欧美视频在线| 国产电影无码午夜在线播放| 秋霞av伦理片在线观看| 最新国产精品福利2020| 久爱精品亚洲电影午夜| 亚洲成在人线视频| 国产黄A片在线观看永久免费麻豆 国产互换后人妻的疯狂VIDEO | 久久久久久久伊人电影| 性欧美videosex18嫩| 丰满少妇发泄14p| 让人爽到湿的小黄书| 99久久无码一区人妻A片竹菊| 久久是热频国产在线| 亚洲免费视频在线观看| 国产午夜精品久久理论片| 色婷婷我要去我去也| 北原夏美 快播| 欧美成人无码A区在线观看免费 | 男生射女生| 2021精品高清卡1卡2卡3麻豆| 久久热免费视频| 亚洲综合日韩在线2019| 狠狠色狠狠色综合日日91app| 羞羞在线观看| 国产欧美二区综合| 校花被扒衣吸乳羞羞漫画 | 精品少妇爆AV无码专区| 亚洲精品白色在线发布|