色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FPGA的多路選擇器設計

CHANBAEK ? 來源:小小研究生 ? 作者: xxyjs2020 ? 2023-05-12 12:47 ? 次閱讀

組合邏輯電路的輸出信號只與當前時刻的輸入信號有關,與其他時刻的輸入狀態無關,無存儲電路或反饋電路。 多路選擇器是在多路數據傳送過程中,根據需要選擇一條電路。 如果還沒看懂功能,結合真值表就好理解了。

圖片

圖片

A1A0是選擇線,D0-D3是數據線,A1A0構成00-11共4種選擇,對應著D的下標,被選中的數據線作為輸出。 8選1,16選1同理。 在本例中,選擇最簡單的2選1電路。

設計規劃

這個示例中,采用兩個按鍵作為信號輸入,一個按鍵作為信號選擇,LED作為數據輸出。 需要實現的功能是,當按下按鍵sel時(sel=0),LED燈狀態取決于按鍵in2,當不按下sel時(sel=1),LED燈狀態取決于按鍵in1。 h繪制波形圖如圖所示。

圖片

編寫代碼

module mux2_1(
input wire in1,
input wire in2,
input wire sel,
output wire out);
assign out=(sel==1'b1)?in1:in2;
endmodule

這里的組合邏輯電路可以采用always中if-else實現方法,always中case實現方法,assign中條件運算符(三元運算符)實現方法。 涉及到always的語句還沒進行總結,這里采用最簡單的assign語句,用到了很熟悉的三元運算符。 編寫好.v文件后編譯通過。

點擊RTL viewer可以查看設計的硬件電路結構,和我們設計所表達的意思相同。

圖片

編寫testbench

`timescale 1ns/1ns
module tb_mux2_1();
//在testbench中待測試RTL模塊的輸入永遠是reg型變量
reg in1;
reg in2;
reg sel;
//在testbench中待測試RTL模塊的輸出永遠是wire型變量
wire out;
initial 
  begin
    in1 <=1'b0;
    in2 <=1'b0;
    sel  <=1'b0;
  end


//每隔10ns產生輸入隨機數0或1
always #10 in1 <= {$random} % 2;
always #10 in2 <= {$random} % 2;
always #10 sel <= {$random} % 2;


//------------------------mux2_1_inst------------------------
mux2_1 mux2_1_inst
(
.in1(in1), //input in1
.in2(in2), //input in2
.sel(sel), //inputsel
.out(out) //output out
);
endmodule

和上一節中結構類似,tb_mux2_1模塊中,首先定義初始的輸入信號in_1,in_2,sel為低電平(一般時序電路使用非阻塞賦值<=),延遲10個時間單位(ns)產生隨機數0或1賦值給輸入,就完成了輸入信號的波形設計。 根據實例化的講解,第2-6行和第22-28行完成的功能是將上一個mux2_1.v文件中mux2_1模塊與tb_mux2_1模塊相連。 這樣隨機生成的輸入信號就被加到mux2_1模塊上,并得到輸出mux2_1_out,通過驗證mux2_1_out與我們期望的輸出是否一致,就知道我們的設計是否正確。

對比波形

圖片

波形顯示當sel為高電平時,out與in1一致,sel為低電平時,out與in2一致。

分配管腳

圖片

圖片

全編譯后上板驗證

圖片

圖片

按下S2(sel=0)時,按下S1(in2=0)LED就亮(out=in2=0),只按下S0(in1=0)LED就亮(out=in1=0)。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603002
  • led
    led
    +關注

    關注

    242

    文章

    23252

    瀏覽量

    660577
  • 反饋電路
    +關注

    關注

    11

    文章

    146

    瀏覽量

    37194
  • 組合邏輯電路

    關注

    6

    文章

    70

    瀏覽量

    14649
  • 多路選擇器
    +關注

    關注

    1

    文章

    22

    瀏覽量

    6524
收藏 人收藏

    評論

    相關推薦

    一文解析多路選擇器的工作原理及電路實現

    本文開始介紹了多路選擇器的概念和在FPGA多路選擇器結構,其次介紹了多路
    的頭像 發表于 04-27 08:46 ?6w次閱讀
    一文解析<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>的工作原理及電路實現

    FPGA基礎學習筆記--組合邏輯電路-多路選擇器多路分解

    1.2多路選擇器1.2.1不帶優先級的多路選擇器四路選擇器如下代碼如下:module multiplexer (input iA,input
    發表于 02-16 15:01

    至芯科技之altera 系列FPGA教程 第九篇 二選一多路選擇器的設計

    至芯科技之altera 系列FPGA教程 第九篇 二選一多路選擇器的設計
    發表于 08-11 03:25

    至芯科技之altera 系列FPGA教程 第十篇 二選一多路選擇器激勵的設計

    至芯科技之altera 系列FPGA教程 第十篇 二選一多路選擇器激勵的設計
    發表于 08-11 03:27

    4選1多路選擇器是什么?

    Verilog數字系統設計三簡單組合邏輯實驗2文章目錄Verilog數字系統設計三前言一、4選1多路選擇器是什么?二、編程1.要求:2.always塊實現:3.assign語句實現:5.仿真波形總結
    發表于 02-09 06:00

    基于FPGA多路選擇器設計(附代碼)

    實戰應用,這種快樂試試你就會懂的。話不多說,上貨。 多路選擇器設計 多路選擇器是數據選擇器的別稱。在
    發表于 03-01 17:10

    譯碼多路選擇器的使用( EDA 仿真) 實驗

    譯碼多路選擇器的使用( EDA 仿真) 實驗 一、實驗目的1. 掌握Multisim電子電路仿真軟件的使用,并能進行
    發表于 02-06 14:11 ?6215次閱讀
    譯碼<b class='flag-5'>器</b>及<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>的使用( EDA 仿真) 實驗

    多路選擇器有哪些_多路選擇器分類介紹

    本文開始介紹了多路選擇器的分類與多路選擇器的4選1原理圖,其次介紹了多路選擇器的典型芯片,最后介
    的頭像 發表于 04-27 09:13 ?3.5w次閱讀
    <b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>有哪些_<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>分類介紹

    4選1多路選擇器電路圖(四款多路選擇器電路)

    本文主要介紹了四款4選1多路選擇器電路圖。多路選擇器是數據選擇器的別稱。在多路數據傳送過程中,能
    發表于 04-27 09:37 ?14.1w次閱讀
    4選1<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>電路圖(四款<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>電路)

    eda四選一多路選擇器的設計

    本文開始對多路選擇器進行了詳細介紹,其中包括了多路選擇器功能、典型芯片及應用,另外還詳細介紹了eda四選一多路
    發表于 04-27 10:13 ?3.4w次閱讀
    eda四選一<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>的設計

    8選1多路選擇器電路圖(五款8選1多路選擇器電路)

    多路選擇器又稱數據選擇器。8選1數據選擇器(型號有74151、74LS151、74251、74LS152),下面就以74LS151為例子,介紹幾款電路圖。
    發表于 04-28 17:25 ?13.3w次閱讀
    8選1<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>電路圖(五款8選1<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>電路)

    Verilog HDL之多路選擇器設計

    在數字信號的傳輸過程中,有時需要從多路輸入數據中選出某一路數據,完成此功能的邏輯器件稱為數據選擇器,即所謂多路開關,簡稱MUX(Multiplexer)。2選1多路
    發表于 07-20 08:56 ?4706次閱讀
    Verilog HDL之<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>設計

    寫出一個包含觸發多路選擇器的子模塊

    我們用3個包含觸發多路選擇器的子模塊來實現圖中電路。題目要求我們寫出包含一個觸發和一個多路選擇器
    的頭像 發表于 11-17 09:37 ?1080次閱讀

    【教程分享】零基礎學習:基于FPGA多路選擇器設計(附代碼)

    大俠好,歡迎來到FPGA技術江湖。本系列將帶來FPGA的系統性學習,從最基本的數字電路基礎開始,最詳細操作步驟,最直白的言語描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業學生、初入職場小白
    的頭像 發表于 06-07 12:25 ?1877次閱讀

    零基礎學習:基于FPGA多路選擇器設計(附代碼)

    大俠好,歡迎來到FPGA技術江湖。本系列將帶來FPGA的系統性學習,從最基本的數字電路基礎開始,最詳細操作步驟,最直白的言語描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業學生、初入職場小白
    的頭像 發表于 06-08 18:55 ?3207次閱讀
    零基礎學習:基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>多路</b><b class='flag-5'>選擇器</b>設計(附代碼)
    主站蜘蛛池模板: 女子初尝黑人巨嗷嗷叫| 色欲精品国产AV久久久| 少妇人妻偷人精品视蜜桃| 亚洲免费大全| AV久久久囯产果冻传媒| 国产人妻麻豆蜜桃色| 理论片午午伦夜理片I| 婷婷射精AV这里只有精品| 午夜性色一区二区三区不卡视频| 久久天天躁狠狠躁夜夜呲| 两个吃奶一个添下面视频| 国产视频精品免费| 久久精品中文闷骚内射| 国产精品 中文字幕 亚洲 欧美| poronovideos动物狗猪| 中文字幕乱码在线人视频 | 精品高潮呻吟99AV无码| 娇小老少配xxxxx| 一本之道高清在线观看一区| OLDMAN老头456 TUBE| 好大好硬好湿再深一点网站| 人妻系列合集| 在线观看插女生免费版| 国产精品女主播主要上线| 男污女XO猛烈的动态图| 亚洲欧美成人在线| 草莓视频免费看| 快播苍井空| 亚洲国产夜色在线观看| 草草色| 久青草国产在线观看视频| 乡村教师电影版| 爱穿丝袜的麻麻3d漫画免费| 久久中文字幕人妻AV熟女| 亚洲成人在线免费观看| 东日韩二三区| 欧美 亚洲 有码中文字幕| 优菈的乳液狂飙天堂W98| 国产亚洲精品视频在线网| 日韩欧美 亚洲视频| 99久久就热视频精品草|