相信大家都知道對(duì)于電路設(shè)計(jì)，芯片的供電管腳需要增加一個(gè)去耦電容，往往很多“前輩”會(huì)告訴你，根據(jù)“前輩”的數(shù)十年的經(jīng)驗(yàn)，容值選0.1uF就好了。

那這里有幾個(gè)需要深究的問題：

1. 為什么需要去耦？

2. 去耦電容容值怎么選？

3. 用什么類型的去耦電容？

為什么要去耦？

芯片作為系統(tǒng)產(chǎn)品設(shè)計(jì)的核芯，為了保證其在復(fù)雜的電磁環(huán)境下可靠穩(wěn)定的工作是作為硬件工程師的一個(gè)設(shè)計(jì)基本要求。

如下圖所示，在芯片的供電管腳和接地管腳之間并聯(lián)一個(gè)去耦電容，利用電容的儲(chǔ)能特性，可在芯片電源出現(xiàn)短時(shí)波動(dòng)為芯片提供相對(duì)穩(wěn)定的電壓，保證芯片的供電穩(wěn)定，但往往這個(gè)我們又稱之為儲(chǔ)能電容，相對(duì)去耦電容都是容值較小，而儲(chǔ)能電容則是容值較大的。

當(dāng)系統(tǒng)受到高頻電磁干擾時(shí)，去耦電容的高頻阻抗特性可將干擾信號(hào)旁路，減小流向芯片的干擾，起到保護(hù)芯片的作用。

當(dāng)芯片內(nèi)部有高頻信號(hào)，去耦電容同樣可以抑制芯片對(duì)外發(fā)射干擾信號(hào)的作用。

所以，去耦電容的主要作用是抑制外部高頻信號(hào)對(duì)芯片的干擾，同時(shí)也抑制芯片內(nèi)部的高頻信號(hào)對(duì)外部的干擾。

?

旁路電容？去耦電容？

旁路電容（bypass capacitor），去耦電容（decoupling capacitor），從兩者字面意思理解，bypass就是一個(gè)低通濾波的效果，將高頻信號(hào)旁路到地。而去耦的字面意思是去除高頻耦合信號(hào)。

往往基于以上的理解，我們把模擬芯片（運(yùn)算放大器，LDO等線性器件）的供電管腳的電容稱之為旁路電容，用以旁路外部的高頻信號(hào)。把一些數(shù)字芯片或者芯片內(nèi)部會(huì)產(chǎn)生高頻信號(hào)的器件的供電管腳的電容稱之為去耦電容。

但實(shí)際上我們不用太在意這個(gè)叫法，比如模擬芯片的旁路電容實(shí)際上也可以稱之為前端系統(tǒng)的去耦電容（去除該模擬芯片供電系統(tǒng)的高頻耦合信號(hào)）。

去耦電容容值怎么選？ 上面我們知道了去耦電容的主要作用，那這個(gè)去耦電容到底怎么選擇呢？ 如下圖所示，這是電容的常用的一個(gè)等效模型，包括等效串聯(lián)電阻ESR，等效串聯(lián)電感ESL以及電容值。

基于此，可以得到電容的等效阻抗Z=R+jwL-1/jwC，為了簡(jiǎn)化，其中用R表示ESR，L表示ESL，基于此如下是其阻抗表達(dá)式的絕對(duì)值部分，從如下公式可以看出，在諧振頻率fo處擁有最小的阻抗。







由此可以看出，選擇去耦電容的諧振頻率盡量接近想要濾除的高頻干擾信號(hào)的頻率，這樣可以達(dá)到最好的去耦效果。



上圖是各種100 uF電容的頻率響應(yīng)。理論上，電容阻抗將隨著頻率增加呈單調(diào)下降。但由于ESR使阻抗曲線變得平坦。隨著頻率不斷升高，阻抗由于電容的ESL而開始上升。

底部位置和寬度將隨著電容結(jié)構(gòu)、電介質(zhì)和等效器件的值而變化。因此常常可以看到較大值電容與較小值電容并聯(lián)。較小值電容通常具有較低ESL，與較高頻率的電容看似相同。這可以在更寬頻率范圍內(nèi)擴(kuò)展并聯(lián)組合的總體性能。

此外，上圖可以看出對(duì)于同樣容值將顯示大致形狀與圖示類似的阻抗曲線。雖然實(shí)際曲線圖有所不同，但大致形狀相同。最小阻抗由ESR決定，高頻區(qū)域由ESL決定(后者很大程度上受封裝樣式影響)。

下面我們又分別截取TDK官網(wǎng)0.1uF、1uF、10nF電容的阻抗特征曲線，從給出的曲線可以看出，0.1uF對(duì)應(yīng)20MHz的諧振頻率，1uF對(duì)應(yīng)5MHz的諧振頻率，10nF對(duì)應(yīng)60MHz的諧振頻率。

TDK電容（0.1uF）特征曲線

? ? ? ? ? ? ? ? ? ? ?

TDK電容（1uF）特征曲線

? ? ? ? ? ?

TDK電容（10nF）特征曲線

? ? ? ?? ?

顯然，在實(shí)際工程應(yīng)用中，很難非常準(zhǔn)確的知道需要去耦的高頻信號(hào)頻率，但可以判定一個(gè)寬泛的區(qū)間，然后盡量把選擇去耦電容的諧振頻率點(diǎn)在想要濾除的高頻信號(hào)區(qū)間內(nèi)。

對(duì)于大部分的硬件工程師遇到的模擬器件，例如運(yùn)算放大器、LDO、DC-DC、ADC、DAC等等，其不管是芯片內(nèi)部的高頻信號(hào)還是芯片供電管腳的前端系統(tǒng)可能存在的高頻信號(hào)的頻率基本上收斂在10MHz~40MHz以內(nèi)，這樣選取0.1uF這種20MHz諧振頻率的電容就相對(duì)會(huì)有更好的去耦電容。

當(dāng)然，以上只是一個(gè)很寬泛的區(qū)間，實(shí)際上每個(gè)系統(tǒng)千差萬別，每個(gè)芯片也差異很大，作為模擬工程師，還是要根據(jù)實(shí)際的具體應(yīng)用選擇最合適的去耦電容。

用什么類型的去耦電容？

電解電容：電解電容均有極性，因此無法耐受約一伏以上的反向偏置電壓而不造成損壞。大多數(shù)去耦應(yīng)用不建議使用電解電容。

多層陶瓷(MLCC)表面貼裝電容的極低電感設(shè)計(jì)可提供近乎最佳的RF旁路，因此越來越頻繁地用于10 MHz或更高頻率下的旁路和濾波。更小的陶瓷芯片電容工作頻率范圍可達(dá)1 GHz。對(duì)于高頻應(yīng)用中的這些及其他電容，可通過選擇自諧振頻率高于最高目標(biāo)頻率的電容，確保有效值。

薄膜型電容一般使用繞線，增加了電感，因此不適合電源去耦應(yīng)用。此類型更常用于音頻應(yīng)用，此時(shí)需要極低電容和電壓系數(shù)。

審核編輯：劉清