封裝的主要功能之一是為芯片提供電源．以及為芯片提供通向外部和封裝內其他芯片的電信號通路，其電氣性能關系到I 能否在更高一級組裝中正常工作。在設計中，應考量如下 3個方面。

1.信號完整性

信號完整性（Signal Integrity， SI）是指電信號在封裝級互連上傳輸的品質包含電壓波形的精度和信號上升/下降沿到達接收電路輸人端的時間精度兩個方面，具體的衡量指標包括延遲、反射、串擾、時序、振蕩等方面的電氣指標。在封裝實踐中．因電信號互連存在串擾輻射 阻抗失配與延遲等非理想物理因素會出現電信號傳輸品質劣化(如接收端眼圖閉合）甚至電路無法穩定工作的現象。因此，為了保障信號完整性，必須掌握相應的機理、特性的預測，以及在設計中的糾正方法。目前，信號完整性主要考量數字電路的模擬特性，其基本原理和分析問題的角度實際上與模擬和射頻/微波集成電路封裝是相通的。信號完整性問題通常出現在工作時鐘頻率為 50MHz 以上的封裝與 PCB 系統中，目前數字電路的工作頻率已遠遠超出 50MHz，因此信號完整性問題越來越突出。

從電磁學原理來看，信號完整性問題可以歸結為鄰近信號之間電磁場的寄生耦合與電磁場結構的畸變、傳輸線結構的非對稱性和不連續性導致的電磁波傳播奇生模態、奇生通路與多重反射等。正因如此，在封裝電學設計方法研究中往往通過物理建模、電路建模和實際測量相結合的辦法，揭示物理結構參數對電磁場分布與傳播的影響，從而確定集成電路與其他附屬元件和封裝基板PCB 的性能參數，制定集成電路與元器件布局、高速信號的布線、濾波接地等結構設計規范，以及與之對應的信令規范（如數據的編碼、端接方式等）和信道均衡化措施，使傳輸到接收芯片引腳的信號在時序、持續時間和幅值方面符合要求，即確保良好的信號完整性，從而保障接收芯片能正確讀取發送來的數據。在采用恰當的信令和掌握信號完整性影響機制的基礎上，就可以建立高速信號的高可靠傳輸物理通路與機制。圖所示的是，采用信號恢復措施后，使得接收到的眼圖閉合的信號恢復到接近驅動器輸出端處的水平。

2，電源完整性

電源完整性（Power Integrity，PI)是指封裝芯片電源引腳處的供電電壓的量值精度和穩定性，其衡量指標是芯片供電電壓的波動范圍及噪聲等。在工程實踐中，需掌握非理想因素對封裝供電網絡的影響機制及其預測 與評估方法，相應地提出;在設計中進行糾正的方法。電源波動必然會影響信號的輸出和接收，從而加劇影響信號的完整性，因此電源完整性和信號完整性通常要協同考慮。

造成電源完整性問題的直接原因主要包括兩個方面，即電源互連的電阻壓降和電源回路中電流波動 （如同步開關）造成的電壓波動。前者主要為低頻波動，可以通過對奇生電阻的識別和在設計中減小其電阻值來解決；后者可以造成較高的頻率波動，影響芯片、封裝和 PCB 三個層級，通常需要對供電網絡中的電流通路及IC 典型工作模式 下的電流波形頻譜進行分析，識別出存在顯著奇生電感、電容或電磁輻射的互連結構，以及對信號影響顯著的電源波動的頻率分量，然后提出相應的削弱其影響的互連物理設計。

3.功耗及功率容量功耗及功率容量

指標涉及封裝長期工作的熱穩定性和電源系統設計，與器件工作頻率、模式密切相關。在封裝層面上，除IC本身發熱之外，功耗的主要來源是封裝互連的熱耗散，其中包括歐姆發熱和介質損耗。當前，封裝的微小電互連截面面積僅為數平方微米，隨著新型介質的使用日益廣泛，其歐姆發熱和介質損耗不可忽視；此外，三維集成封裝中納米IC 與穿透1IC 的垂直互連間的納水級互連存在界面聲子作用顯著增強等問題，這也會導致熱耗散，加劇功耗增長。功率電子器件通常要考慮功率容量，該參數與功耗和器件的工作穩定性密切相關，主要衡量指標是保證長期穩定、可靠工作狀態下的最大電壓和電流。

為了保證功耗與功率容量分析的準確性，可以通過理論、仿真與實測結合的手段，建立封裝互連單元熱物理模型，結合信號處理與計算型 IC 的電信令規范和功率芯片的電流-電壓輸出特性要求，計算出功耗與對外輸出功率特性隨頻率、工作模式的變化，從而確定這兩個參數。

審核編輯：湯梓紅