色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

不要讓X成為邏輯BIST的問題

星星科技指導員 ? 來源:synopsys ? 作者:Rahul Singhal 和 Gir ? 2023-05-24 16:33 ? 次閱讀

作者:Rahul Singhal 和 Giri Podichetty

部署在汽車、醫療和航空航天等安全關鍵應用中的集成電路IC) 或芯片的運行故障可能會產生災難性后果。這些故障可能源于芯片中逃脫制造測試的缺陷,或者由于操作環境等因素在系統運行期間可能發生的暫時性故障。為了避免此類故障,這些IC需要最高質量的制造測試,以實現低于百萬分之一(DPPM)的缺陷率和系統內測試功能,以確保芯片在ISO 26262標準定義的系統運行期間的安全功能。IC設計人員通常基于高級故障模型(如單元感知、路徑延遲、轉換等)生成掃描測試模式。以滿足 激進 的 測試 質量 目標, 并 添加 可 測試 性 設計 (DFT), 例如 邏輯 BIST 用于 系統 內 測試。

邏輯BIST是系統內測試的關鍵DFT組件,用于測試設計的非存儲器部分。與使用帶有掃描測試引腳的自動測試設備(ATE)施加模式的掃描測試不同,邏輯BIST測試圖案是使用偽隨機碼型生成器(PRPG)在芯片上生成的,并且測試模式響應使用多輸入移位寄存器(MISR)累積到簽名中。將MISR簽名與片內或片外的預期簽名進行比較,以確定測試通過/失敗狀態。除了要求高測試覆蓋率外,安全關鍵應用中IC的在系統測試必須具有較短的測試時間,因為測試是在芯片的功能操作期間進行的。影響邏輯BIST測試時間和測試覆蓋率的主要因素之一是設計中的路徑生成未知(即X)仿真值,因為X會破壞在多個測試模式或測試間隔中累積的MISR特征。這會導致測試覆蓋率丟失或需要更多的測試模式來實現目標測試覆蓋率,從而增加測試時間。標準邏輯BIST解決方案需要X-clean設計來避免此問題。

由于各種原因,X出現在設計開發周期的不同階段,包括未建模的電路行為,缺少設計初始化以及靜態時序分析(STA)中未考慮的時序路徑。使用標準邏輯 BIST,設計人員遵循一種通過設計更改或通過在模式生成期間屏蔽掃描鏈來處理 X 的方法,以犧牲設計進度或測試質量為代價。為了在布局布線過程之前消除X,設計人員通常會選擇設計更改而不是屏蔽掃描鏈,因為在此階段設計更改的周轉時間很短(如圖1所示)。但是,在放置和路由過程之后,通常會在添加計時信息的情況下出現新的 X。這種情況如圖 2 所示,設計人員被迫在設計更改/重新旋轉導致的顯著延遲和鏈掩蔽導致的測試質量降低之間做出權衡。未知的邏輯值對硅后提出了更嚴峻的挑戰。隨著當今激進的設計實踐和技術節點,由于復雜的故障模型、時序邊際和工作參數變化等因素,幾乎不可能預測硅后出現的未知值。如圖3所示,在硅片中不可能進行設計更改,唯一的選擇是通過屏蔽鏈來在測試覆蓋率和測試時間上妥協。由于這些因素,設計人員必須犧牲標準邏輯BIST的設計進度或測試質量。

wKgZomRt1LOAQy8kAABXBkDEV6U210.png


圖 1:在布局布線過程之前消除 X 的設計流程。

wKgZomRt1LqATRt8AAB4fMr_Z0Y272.png


圖 2:在布局布線過程后消除 X 的設計流程。

wKgaomRt1tSAYyeaAABHDKPDY7g629.png


圖 3:在硅后設計中處理未知值的流程。

X容忍邏輯BIST(如TestMAX XLBIST)使設計人員能夠避免這些權衡,最大限度地減少Xs對整個鏈掩碼造成的測試質量的影響,同時還消除了設計更改的需要。TestMAX XLBIST可以對包含Xs的掃描單元執行動態屏蔽,而不是屏蔽導致高測試覆蓋率損失的整個掃描鏈。 掃描單元掩碼允許鏈可觀察性,并在大多數場景中實現與X-clean設計相似的測試時間和覆蓋范圍,而無需相關的開銷。TestMAX XLBIST 通過智能地使用其 PRPG 重新播種功能、動態 X 容忍解碼器和 X 掩碼解碼邏輯來實現測試目標(如圖 4 所示)。圖 5 顯示了給定數量的模式種子的測試覆蓋率與模式計數的示例比較。

wKgaomRty-CAMSSOAAAqaagCKcw108.png


圖 4:TestMAX XLBIST 架構。

wKgZomRty-KAMmCmAAAeBTT_zvo175.png


圖5:TestMAX XLBIST通過多個種子實現了高覆蓋率。

除了測試時間和覆蓋范圍要求外,安全關鍵應用中使用的IC還需要在其功能操作的不同階段進行測試,以確保及早發現和減輕任何潛在缺陷及其影響。TestMAX XLBIST支持系統內測試的三個主要階段:上電系統測試(POST),功能操作期間的測試和斷電系統測試。TestMAX XLBIST架構還設計用于支持用于制造測試的確定性測試模式生成,當芯片需要制造和系統內測試時,無需單獨的編解碼器邏輯。除了X容差功能外,TestMAX XLBIST還可以生成硬件,為系統內測試和制造測試啟用功耗感知模式。它還支持基于高級故障模型(包括單元感知、路徑延遲和轉換)的系統內測試模式。

在當今充滿復雜設計的競爭格局中,設計人員不能在IC的設計進度和測試質量之間做出妥協,尤其是在安全關鍵型應用中。通過進行設計更改迭代或按照標準 LBIST 的要求添加更多測試模式來實現 X-clean 設計以滿足測試目標是不可接受的解決方案。TestMAX XLBIST 在 X-clean 設計上以最佳方式執行,同時還能夠處理具有 X 值的設計,而無需更改設計或屏蔽整個掃描鏈,從而滿足設計進度和測試質量目標。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    455

    文章

    50732

    瀏覽量

    423274
  • 集成電路
    +關注

    關注

    5387

    文章

    11536

    瀏覽量

    361676
  • 解碼器
    +關注

    關注

    9

    文章

    1143

    瀏覽量

    40722
收藏 人收藏

    評論

    相關推薦

    基于BIST利用ORCA結構測試FPGA邏輯單元的方法

    利用FPGA可重復編程的特性,通過脫機配置,建立BIST邏輯,即使由于線路被操作系統的重新配置而令BIST結構消失,可測性也可實現。本文給出一種基于BIST利用ORCA(Optimiz
    的頭像 發表于 11-28 09:02 ?4428次閱讀
    基于<b class='flag-5'>BIST</b>利用ORCA結構測試FPGA<b class='flag-5'>邏輯</b>單元的方法

    DFT和BIST在SoC設計中的應用

    最大以及測試時間最短。 圖1:一個典型的百萬門復雜ASIC設計,包含有內核、嵌入式存儲器、專用邏輯和通信接口電路 如(圖1)所示的設計需要較早在宏觀上進行考慮,以得出最優DFT/BIST策略。比如
    發表于 12-15 09:53

    BIST測試是否正確

    我的發送本振調整為2.4GHz,發送采樣率設置為7.68MHz,在數字tx_data_port沒有任何數據的情況下,從頻譜儀上確實看到2.4GHz的信號。然后我將0x3F4寄存器設置為0x01。按照
    發表于 08-01 09:10

    數字BIST的基本原則

    相同的觸發器捕獲響應,將移出的結果壓縮成一個數字標志,再將其與一個正確的標志作逐位對比。盡管工業邏輯BIST的細節要更復雜,但基本原理仍適用于多時鐘域、多周期延遲路徑,以及電源
    發表于 07-19 06:18

    ZC706 BIST編譯在Linux上失敗

    ?參數:rdf0240-zc706-bist-c-2014-4.zip Vivado和SDK 2014.4 Linux CentOS 6.6(最終版本2.6.32-504.1.3.el6.x86_64 x86_64)
    發表于 04-08 09:52

    S32K BIST當sw調用api Bist_Run() 以啟動bist時,mcu重置了怎么處理?

    我們現在正在評估 S32K BIST 功能,當 sw 調用 apiBist_Run() 以啟動 bist 時,但 mcu 重置。它發生在 Bist
    發表于 04-14 07:09

    基于LFSR優化的BIST低功耗設計

    BIST(內建自測試)過程中,線性反饋移位寄存器作為測試矢量生成器,為保障故障覆蓋率,會產生很長的測試矢量,從而消耗了大量功耗。在分析BIST結構和功耗模型的基礎上,針
    發表于 12-23 15:35 ?0次下載

    基于BIST的編譯碼器IP核測

    基于BIST的編譯碼器IP核測 隨著半導體工藝的發展,片上系統SOC已成為當今一種主流技術?;贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合
    發表于 12-27 09:25 ?931次閱讀
    基于<b class='flag-5'>BIST</b>的編譯碼器IP核測

    低功耗的BIST偽隨機測試生成結構優化設計

    低功耗的BIST偽隨
    發表于 01-10 10:47 ?34次下載

    基于功能復用的抗老化BIST設計

    基于功能復用的抗老化BIST設計_梁華國
    發表于 01-07 16:00 ?0次下載

    低成本BIST映射電路的設計與優化

    低成本BIST映射電路的設計與優化_張玲
    發表于 01-07 21:39 ?2次下載

    針對FPGA可編程邏輯模塊的離線BIST測試方法

    隨著FPGA在現代電子系統中應用的不斷增多.FPGA的測試技術也得到非??斓陌l展。其中,內建白測試(BIST)的方法已經成為一種主流的解決方案。BIST方法一般來說可以分為兩大類,一類是離線B
    發表于 11-08 14:21 ?1次下載
    針對FPGA可編程<b class='flag-5'>邏輯</b>模塊的離線<b class='flag-5'>BIST</b>測試方法

    電源技巧:不要讓USB電壓下降減慢充電器的速度資料下載

    電子發燒友網為你提供電源技巧:不要讓USB電壓下降減慢充電器的速度資料下載的電子資料下載,更有其他相關的電路圖、源代碼、課件教程、中文資料、英文資料、參考設計、用戶指南、解決方案等資料,希望可以幫助到廣大的電子工程師們。
    發表于 04-10 08:51 ?24次下載
    電源技巧:<b class='flag-5'>不要讓</b>USB電壓下降減慢充電器的速度資料下載

    電源技巧:不要讓U S B 電壓下降減慢充電器的速度

    電源技巧:不要讓U S B 電壓下降減慢充電器的速度
    發表于 11-03 08:04 ?0次下載
    電源技巧:<b class='flag-5'>不要讓</b>U S B 電壓下降減慢充電器的速度

    不要讓舊設備損害您的SAN

    電子發燒友網站提供《不要讓舊設備損害您的SAN.pdf》資料免費下載
    發表于 09-01 15:05 ?0次下載
    <b class='flag-5'>不要讓</b>舊設備損害您的SAN
    主站蜘蛛池模板: 麻豆XXXX乱女少妇精品| 久久福利影院| 果冻传媒 在线播放观看| 国精产品999一区二区三区有限| 好吊日视频在线| 九九热精品在线观看| 久久一本综合| 奇米色偷偷| 无套内射无矿码免费看黄| 亚洲精品久久久久中文字幕二区| 伊人国产在线播放| 中文字幕在线观看网站| 99热久久精品国产一区二区| 把腿张开老子CAO烂你动态图| 父亲猜女儿在线观看| 国产网红主播精品福利大秀专区| 经典三级四虎在线观看| 噜噜噜狠狠夜夜躁精品| 日韩男明星| 性xxx欧美| 97免费观看视频| 国产69精品久久久熟女| 精品蜜臀AV在线天堂| 女同给老师下媚药| 无限资源在线完整高清观看1 | 亚洲AV无码偷拍在线观看| 亚洲综合AV色婷婷五月蜜臀| 97色色极品av影院| 国产精品乱码一区二区三| 久久综合丁香激情久久| 色AV色婷婷66人妻久久久| 亚洲一区自拍高清亚洲精品| japanesematur乱儿| 國產麻豆AVMDXMDX| 欧美在线看欧美视频免费| 亚洲国产系列一区二区三区| 99久久国产综合精品国| 国产午夜精品久久理论片| 欧美18videosex性欧美老师| 午夜剧场1000| avv天堂|