Synopsys 業界首個 PCIe Gen6 VIP 可用性為行業領導者在驗證基于 PCIe Gen6 的設計方面提供了先機優勢，并以可預測的質量滿足上市時間要求。由于 PCIe Gen6 是過去十年中對 PCIe 規范最重要和最具破壞性的更新，因此盡早開始驗證并利用 Synopsys PCIe Gen6 VIP 來處理不斷增加的驗證復雜性，并通過 PCIe VIP 源代碼測試套件確保與前幾代產品的向后兼容性至關重要且具有優勢。

讓我們看一下推動對 PCIe Gen6 標準的需求并實現更高帶寬和 I/O 性能的一些向量。根據PCI-SIG的數據，I/O帶寬每三年翻一番，PCI Express協議是一代又一代設計更高容量系統的關鍵推動因素。

AI、ML 和自動駕駛等新興應用的數據量非常大。應用程序性能和結果質量在很大程度上取決于數據的豐富性和計算基礎架構的性能。PCIe Gen6 提供可擴展的速度升級，以滿足由專用 CPU 和 GPU 高效處理的這些繁重工作負載的更高數據吞吐量要求。

此外，不斷提高的性能要求推動了邊緣和分布式計算等不同方法。PCIe Gen6 和其他基于 PCI Express 的高性能互連標準（如 CXL）支持設計可擴展的分布式和互連系統。雖然 PCIe Gen6 是過去十年中最重要和最具破壞性的更新，但它仍然向后兼容，因此能夠以經濟高效的方式逐步構建新基礎設施。

有一些服務器存儲技術廣泛使用PCI Express。高 I/O 吞吐量存儲（如 NVMe 和 SSD 設備）通過即時訪問 HPC 節點來虛擬本地化數據，并在 PCI Express 和以太網協議的幫助下保持流速率。因此，PCIe 提供的速度提升將顯著改善整個基礎設施的功能。PCIe Gen6規范的顛覆性將為NVMe，SSD和其他基于PCIe的存儲技術帶來新的驗證挑戰。Synopsys PCIe Gen6 VIP 和源代碼測試套件將幫助您成功應對這些挑戰。

突出特點一覽

雙帶寬，帶脈沖幅度調制

PAM4 的 4 個信號電平有助于傳輸兩倍于 NRZ 的數據，而無需將 PCIe 6.0 的傳輸帶寬加倍

為什么要使用前向糾錯 （FEC）？

PAM4信號本質上是脆弱的，可以通過使用前向糾錯方法進行補償。這是通過牢記數據完整性至關重要而引入的。因此，將提供源源不斷的糾錯數據流，以確保我們不會在重新傳輸數據時浪費時間。它將確保低延遲和帶寬效率。

為什么選擇基于 Flit 的編碼？

由于FEC可用于固定大小的代碼字，因此引入了長度為256字節的Flits，它將用于通過鏈路傳輸TLP和DLLP。STP和SDP的成幀令牌將被移除，以提高帶寬效率。糾錯碼 （ECC） 字節將作為 flit 的一部分進行傳輸，它們將負責保護整個 flit，包括 CRC（用于保護 TLP 和 DLLP 字節）。將刪除同步標頭以減少 flit 的開銷。

審核編輯：郭婷