色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

談談Verilog/System Verilog和C的幾種交互模式

冬至子 ? 來源:處芯積律 ? 作者:處芯積律 ? 2023-06-01 17:32 ? 次閱讀

最近有群友問我system Verilog 和C怎么交互,在網上搜了一圈發現資料比較少,今天這里就和大家講講system Verilog 和C的交互。話不多說直接上干活。

第一種 Verilog 通過PLI調用C函數。

PLI全稱 Program Language Interface,程序員可以通過PLI在verilog中調用C函數,這種訪問是雙向的。這些用戶定義的系統任務和函數的名稱必須以美元符號"" 開頭。大家用得比較多的PLI函數有display,$finish等。

用戶可以自定義PLI函數,下面是一個簡單的PLI應用例子。

以下是一段C代碼

image.png

下面是一段調用C的verilog的代碼

image.png

第二種 System Verilog 通過DPI和C進行交互

為了更加簡潔的連接C,system verilog 引入了DPI(Direct Programming Interface)。只要使用import聲明和使用,導入一個C子程序,就可以像調用System Verilog中的子程序一樣來調用它。相反,如果C想用system verilog里面的函數用export 聲明即可。下面是一個簡單的例子。

在System Verilog 里面調用C函數

C代碼和上面一樣

image.png

System Verilog的代碼如下

image.png

在C中調用System Verilog 函數

System Verilog 的代碼如下

image.png

C代碼如下

image.png

第三中 System Verilog 和C的交互方式是通過TLM1.0或者TLM2.0 進行交互。

image.png

這種交互方式主要應用在System Verilog 和systemc 上。對于systemc一般人用得比較少,所以這類交互也比較少用。下面是一個簡單的例子

Systemc 的編碼,其中cnn_inst的接口in是tlm1/tlm2類型port。

image.png

System verilog 的編碼,cpu_inst.out 為tlm1/tlm2類型的port。

image.png

第四種交互方式,通過CPU執行C代碼,從而實現verilog 和C的交互。

C代碼通過工具鏈編譯成CPU可以執行的匯編指令,再將匯編指令轉成對應的指令代碼,然后通過CPU讀取指令代碼產生激勵,實現C代碼所描述的功能。

以上是Verilog/System Verilog 和C的幾種交互模式,小伙伴們學會了嗎?

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 編碼器
    +關注

    關注

    45

    文章

    3639

    瀏覽量

    134436
  • Verilog
    +關注

    關注

    28

    文章

    1351

    瀏覽量

    110077
  • TLM
    TLM
    +關注

    關注

    1

    文章

    32

    瀏覽量

    24749
  • DPI
    DPI
    +關注

    關注

    0

    文章

    36

    瀏覽量

    11509
收藏 人收藏

    評論

    相關推薦

    System Verilog常見問題及語言參考手冊規范

    本文討論了一些System Verilog問題以及相關的SystemVerilog 語言參考手冊規范。正確理解這些規格將有助于System Verilog用戶避免意外的模擬結果。
    發表于 12-11 07:19

    System Verilog問題和語言參考手冊規范

    本文討論了一些System Verilog問題以及相關的SystemVerilog 語言參考手冊規范。正確理解這些規格將有助于System Verilog用戶避免意外的模擬結果。
    發表于 12-24 07:07

    Verilog Digital System Design

    This book is on the IEEE Standard Hardware Description Languagebased on the Verilog® Hardware
    發表于 07-23 08:59 ?0次下載
    <b class='flag-5'>Verilog</b> Digital <b class='flag-5'>System</b> Design

    VHDL,Verilog,System verilog比較

    本文簡單討論并總結了VHDL、VerilogSystem verilog 這三中語言的各自特點和區別 As the number of enhancements
    發表于 01-17 11:32 ?0次下載

    基于System Verilog中的隨機化激勵

    基于System Verilog中的隨機化激勵
    發表于 10-31 09:25 ?9次下載
    基于<b class='flag-5'>System</b> <b class='flag-5'>Verilog</b>中的隨機化激勵

    verilog是什么_verilog的用途和特征是什么

    本文首先介紹了verilog的概念和發展歷史,其次介紹了verilog的特征與Verilog的邏輯門級描述,最后介紹了Verilog晶體管級描述與v
    發表于 05-14 14:22 ?4.5w次閱讀
    <b class='flag-5'>verilog</b>是什么_<b class='flag-5'>verilog</b>的用途和特征是什么

    淺談Verilog-95、Verilog-2001與System Verilog之間的區別

    發展歷史 1984年,Verilog開始作為一種專用的硬件建模語言使用,取得了相當大的成功。1990年,Cadence Design Systems公司將該語言面向公眾開放,作為試圖與VHDL相抗衡
    的頭像 發表于 06-21 14:46 ?1.1w次閱讀

    System Verilogverilog的對比

    SystemVerilog語言簡介 SystemVerilog是一種硬件描述和驗證語言(HDVL),它基于IEEE1364-2001 Verilog硬件描述語言(HDL),并對其進行了擴展,包括擴充
    的頭像 發表于 09-28 17:12 ?3512次閱讀

    學會這些System Verilog方法,芯片驗證入門沒問題

    一個掌握Verilog語言的工程師初次看SystemVerilog都會有這樣的感受,這就是Verilog啊,很容易啊,So easy啊。沒錯,確實是這樣,System Verilog
    的頭像 發表于 12-09 15:08 ?3756次閱讀

    淺談System Verilog的DPI機制

    System Verilog(SV)把其他編程語言統一成為外語,Foreign Programming Language(FPL)。
    的頭像 發表于 05-23 15:39 ?2175次閱讀
    淺談<b class='flag-5'>System</b> <b class='flag-5'>Verilog</b>的DPI機制

    談談system VerilogC交互

    PLI全稱 Program Language Interface,程序員可以通過PLI在verilog中調用C函數,這種訪問是雙向的。這些用戶定義的系統任務和函數的名稱必須以美元符號"$" 開頭。大家用得比較多的PLI函數有$display,$finish等。
    發表于 05-31 09:59 ?675次閱讀
    <b class='flag-5'>談談</b><b class='flag-5'>system</b> <b class='flag-5'>Verilog</b> 和<b class='flag-5'>C</b>的<b class='flag-5'>交互</b>

    System Verilog的概念以及與Verilog的對比

    Verilog模塊之間的連接是通過模塊端口進行的。 為了給組成設計的各個模塊定義端口,我們必須對期望的硬件設計有一個詳細的認識。 不幸的是,在設計的早期,我們很難把握設計的細節。 而且,一旦模塊
    的頭像 發表于 06-12 10:05 ?1460次閱讀

    system verilog語言簡介

    ICer需要System Verilog語言得加成,這是ICer深度的表現。
    發表于 11-01 10:44 ?0次下載

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發表于 11-05 11:45 ?287次閱讀
    如何自動生成<b class='flag-5'>verilog</b>代碼

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程
    的頭像 發表于 12-17 09:44 ?121次閱讀
    主站蜘蛛池模板: 老熟女重囗味HDXX| 高h肉文合集| 亚洲综合小说久久另类区| 日本激情网址| 免费看黄色小说| 久久热免费视频| 狼群资源网中文字幕| 91久久精一区二区三区大全| 国产超碰精久久久久久无码AV| 亚洲精品久久久久一区二区三| 久久国产亚洲电影天堂| aaaaaaa一级毛片| 香蕉59tv视频| 男男被强bl高h文| 国产成人在线视频免费观看| 亚洲免费视频日本一区二区| 暖暖 日本 视频 在线观看免费| 黄色小说男男| 国产360激情盗摄全集| 中国人泡妞xxxxxxxx19| 午夜色网站| 偷拍精品视频一区二区三区| 制服丝袜 快播| 视频一区国产在线二区| 欧洲美女高清一级毛片| 毛片亚洲毛片亚洲毛片| 绝色娇嫩美人妻老师| 久久99亚洲AV无码四区碰碰| 成年性生交大片免费看| 抽插内射高潮呻吟爆乳| 99精品国产高清自在线看超| 99在线精品国自产拍| 高h 大尺度纯肉 np快穿| 999久久国产精品免费人妻| av在线色| 日韩精品一区二区亚洲AV观看| 果冻传媒2021在线观看| se01国产短视频在线观看| 亚洲精品久久无码AV片WWW | 福利视频久久| 中文字幕无码亚洲视频|