本文轉自公眾號,歡迎關注

基于DWC2的USB驅動開發-0x08 GLPI接口詳解 (qq.com)

1.1 前言

進行USB驅動開發,有必要了解整個數據流涉及的設備,而PHY是重要的一環,它負責物理層的處理,是模擬數字的橋梁。而PHY的了解重點是其和LINK之間的接口，USB中PHY和LINK之間的標準接口是UTMI，而ULPI是其低引腳的實現。

介紹ULPI之前有必要先了解下GLPI,因為ULPI是基于GLPI的一個具體的實現。

GLPI即Generic Low Pin Interface,通用低引腳接口,是應用于LINK和PHY之間的接口。可以基于此接口定義特定應用的接口,也就是該接口規范是一個通用的接口設計,可以基于此有具體的應用實現,比如基于該接口實現UTMI協議的低引腳接口即ULPI。

1.2信號

1. GLPI定義了如下的信號,這些信號是通用的,可以用于傳輸不同的數據類型。根據應用的不同，數據流可以用于發送和接收數據包、訪問寄存器集、生成中斷，甚至重新定義接口本身。
2. 所有信號都是和clock同步的,如果沒有clock則所有信號也可以是異步的。也就是規范本身并沒有完全限定死一定要clock,一定要是同步的。
3. 作為通用接口,規范并不規定數據流本身,數據流定義是特定應用實現決定的，只要具體的實現明確定義，實現互操作性即可。
4. 通常來說控制信號dir、stp和nxt是在假設PHY是數據總線的主機的情況下指定的。當然為了通用性,也并沒有完全限定死。如果需要,實現也可以將LINK定義為主機此時則控制信號的方向和前者要顛倒過來。

1.3 協議

1.3.1 總線所有權

非特殊實現都是PHY作為主機,PHY驅動dir來決定總線的所有權。

PHY需要發送數據時拉高dir,其他時候都是拉低dir監聽總線。

如果LINK需要獲取總線權可以等PHY發送完不再需要發送數據時PHY主動拉低dir，LINK也可以主動拉高stp一個時鐘來結束PHY的發送，讓PHY主動讓出總線所有權，讓LINK來發送數據，這種情況LINK主動請求的則必須進行一次數據發送，PHY才會重新拉高dir重新擁有總線。

dir為0時LINK擁有總線所有權,LINK可以往data總線發數據,

dir為1時PHY擁有總線所有權,PHY可以往data總線發數據,

所有信號都是和CLK同步的,且在CLK的上升沿修改數據,所以CLK的上升沿時dir翻轉,

dir翻轉時的那一個CLK叫做turnaround,LINK和PHY都不能往data總線發送數據,LINK和PHY也要丟棄該時候的總線數據。

所以在實現時dir可以直接用于控制PHY和LINK的輸出緩沖器，只是PHY和LINK兩邊的使能電平是反的。

1. dir為低,LINK擁有總線所有權,LINK可以往總線發數據
2. dir翻轉時對應的那一個CLK,LINK和PHY都不能發數據,總線上的數據無效,即turnaround
3. dir為高,PHY擁有總線所有權,PHY可以往總線發數據
4. dir和clock同步,dir總是在clk的上升沿翻轉

1.3.2 傳輸數據

1. dir為0, LINK擁有總線所有權,而LINK又沒有數據要發給PHY,此時就是空閑階段,LINK驅動data總線為0，此時PHY監聽到全0就認為是無效數據.
2. dir為0, LINK擁有總線所有權,LINK有數據要發送給PHY,則LINK驅動總線為非0值D0。

但是此時PHY拉低了nxt，表示不能接收，所以LINK只能下一個CLK重發D0

3. PHY收到LINK發送過來的數據D0,拉高nxt,表示PHY收到了,這樣LINK可以繼續發D1。
4. LINK主動拉高stp表示結束傳輸
5. stp保持高一個CLK后拉低,此時PHY也會拉低nxt,如果PHY需要發送數據，需要擁有總線權則會拉高dir,否則會繼續拉低dir等待LINK的下一次傳輸。上圖中dir拉高了,說明PHY需要發數據了，dir拉高的一個CLK內是turn around總線無效。
6. Turn around之后PHY發送數據。
7. PHY發送數據,同時拉高nxt表示后續還有數據要發。
8. PHY后面沒有數據要發了拉低nxt,并且拉低dir交出總線所有權。

所以PHY拉低nxt可以用于掐斷數據傳輸(LINK或者PHY發送的數據), 在傳輸期間，nxt可以在拉高stp的相同周期中拉高。

從以上可以看出由LINK發送最后一個字節,轉到PHY發送第一個字節需要2個周期,即stp要一個周期,turn around需要一個周期。

1.3.3 停止傳輸數據

PHY可以拉高dir用于結束LINK的發送

LINK可以拉高stp一個時鐘來結束PHY的發送,此時PHY需要無條件拉低dir,準備接收LINK的數據。PHY必須等接收完LINK的數據才能重新拉高dir。也就是LINK拉高stp以結束上一次PHY的傳輸，告訴PHY強制拉低dir來使得LINK擁有總線權，這也是LINK主動需要切換到總線所有權的一種方式,這時則LINK必須進行一次發送,只有這樣PHY才會重新拉高dir 使得PHY擁有總線權。這里有個未定義行為，假設LINK進行了stp拉高但是又不發送數據或者一直發送數據不stp，那么PHY是不是只能一直等待，不能重新拉高dir擁有總線權了?。

1. dir為高 PHY在發送數據D2,nxt為高說明后面還有數據待發送
2. dir為高 PHY在發送數據D3,nxt為低說明后面的數據無效
3. 這個CLK由于前面一次nxt為低,所以數據無效,LINK不接收, nxt拉高說明下一個CLK PHY又有數據要發
4. 這個CLK PHY發送D4, LINK接收，nxt為高表示PHY還有數據要發，但是在此時LINK想要發送數據，于是拉高stp一個CLK.
5. Stp拉高一個CLK后要拉低，此時PHY無條件拉低dir交出總線所有權，同時拉低nxt.
6. 一個turn around時鐘后,LINK發送數據D0,此時PHY拉低nxt為0表示PHY沒有準備好接收數據
7. 由于上一次PHY沒有準備好接收數據,LINK只能重新發D0,此時PHY拉高nxt表示接收了數據D0
8. LINK繼續發送D1,PHY拉高nxt表示接收了數據D1
9. LINK發送stp主動結束發送，此時PHY也要拉低nxt。

之后PHY再看需要是不是要發送數據來決定是拉高還是拉低dir。

1.4 總結

GLPI的接口是比較簡單的,需要注意主從機，PHY是主機LINK是從機，

Stp是從機驅動，nxt和dir是主機驅動。

需要注意總線的擁有權由主機決定，主機需要發送是拉高dir擁有總線權，其他時候拉低dir交出總線權監聽總線。而LINK可以在dir為高，PHY在發送數據時主動拉高stp一個CLK來請求PHY交出總線權，PHY必須無條件交出，并且必須等LINK發送完數據之后才能重新擁有總線。

所以關鍵點是了解誰驅動什么信號，總線擁有權的切換，了解這兩點就基本了解了該接口的邏輯了。

1.5 參考

《UTMI+ Low Pin Interface (ULPI) Specification Revision 1.1 October 20, 2004》
審核編輯：湯梓紅