最近，需要使用VCS仿真一個高速并串轉換的Demo，其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL，IDELAY2原語。而此前我只使用VCS仿真過Quartus的IP核。

而我的VCS裝在Ubuntu，Vivado裝在Win10，嘗試了export仿真庫等方法，奈何通通失敗了，如果實在折騰不好，恐怕只能在Ubuntu下再裝一個Vivado for Linux版了。

經過一系列艱難的搜索資料之后（主要是網上的VCS資料太少），我找到了Vivado的IP核仿真庫文件夾。

我使用的是Verilog，所以我需要的庫在**XILINX/Vivado/2016.1/data/verilog/src (**XILINX是Vivado的安裝路徑)，把里面的unifast, unimacro, unisims, unisims_dr, xeclib文件夾和glbl.v復制到自己的仿真文件夾，并在makefile里的vcs命令下加入相關庫，如下圖：

正當我以為已經將需要的庫加載完成，在命令行輸入make comp的時候，命令行卻無情的報錯，報錯信息如下：

真是令人頭禿，但是沒辦法，誰叫我這么閑呢，于是我又開始在網上搜索這個錯誤信息，知道找到了xilinx的一篇Answer：

這篇Answer，很粗略的回答了錯誤是因為IP核調用了Xilinx SecureIP包中的一部分庫，而這個庫是加密的，后面推薦的方法看的是云里霧里，但我查詢一些資料之后，原來這個secureIP文件夾也是在Vivado的安裝目錄下，這個時候就需要使用電腦搜索文件的神器——Listrary。

SecureIP包在$XILINX\\Vivado\\2016.1\\data\\secureip下，我直接將整個"secureip"文件夾復制到ubuntu文件夾下。

注意，此時還有幾個步驟需要做：

1. 將secureip下的secureip.list.f里面的路徑做修改，如下圖
   
   修改后

工程量可能有些大，這時候可以把不需要的庫路徑刪去，保留我們需要的。

2. 到secureIP下找到需要用到的IP核文件夾，并修改文件夾里的f和vf文件；例如，我需要使用的是iserdese2和oserdese2文件夾，

iserdese2_cell.list.f修改如下：

iserdese2_cell.list.vf修改如下：

注意，前面secureip.list.f包含多少個庫，就需要改多少個庫文件夾里面的這兩個文件，所以可以將不需要的庫路徑刪去，等需要的時候再加。

3. 在makefile里面增加文件包含，寫法如下

4. 在vcs編譯的命令中需要加入-lca，否則vcs會一直報錯提示加入這個命令；

最終效果，仿真成功！

希望這個方法總結可以幫助到其他人，不過說不定大家用的方法更加簡單方便快捷呢？