玄鐵C910處理器是同構多核架構，支持雙核；（開源版本為雙核，預留四核接口），主要特征有：

? 支持各個核心獨立下電以及cluster下電；

? 支持1 個AXI4.0 Master 接口，128比特的總線寬度；

? 兩級cache結構，哈佛結構L1cache（Icache、Dcache）和共享的L2cache；

? L1cache支持MESI 的一致性協議，L2cache支持MOESI 的一致性協議；

? 支持RISC-V私有中斷控制器CLINT 和平臺級中斷控制器PLIC；

? 支持自定義且接口兼容RISC-V 的多核調試框架；

C910MP 二級高速緩存采用 MOESI 協議維護多個處理器核心數據高速緩存的一致性。MOESI 代表了每個緩存行在數據高速緩存上的 5 個狀態,分別是:

? M:表示緩存行僅位于此數據高速緩存中,且被寫臟;(UniqueDirty)

? O:表示緩存行可能位于多個數據高速緩存中,且被寫臟;(ShareDirty)

? E:表示緩存行僅位于此數據高速緩存中,且是干凈的;(UniqueClean)

? S:表示緩存行可能位于多個數據高速緩存中,且是干凈的;(ShareClean)

? I:表示緩存行不在該數據高速緩存中。(Invalid)

那么MESI是什么原理？硬件如何維護多核CPU的數據一致性？答案參見知識星球討論。