本文介紹如何使用MAX6850、MAX6851、MAX6852或MAX6853真空熒光顯示控制器的PUMP時(shí)鐘輸出來構(gòu)建低成本升壓轉(zhuǎn)換器。DC-DC轉(zhuǎn)換器從MAX3-3顯示控制器使用的6850.3V電源為VFD管產(chǎn)生高壓電網(wǎng)電源陽極電源。

本應(yīng)用筆記討論如何使用MAX6850、MAX6851、MAX6852和MAX6853真空熒光顯示（VFD）控制器的PUMP時(shí)鐘輸出來構(gòu)建成本最小的升壓轉(zhuǎn)換器，以方便的較低電壓產(chǎn)生高壓電網(wǎng)/陽極驅(qū)動(dòng)器電源。

PUMP輸出是MAX6850–MAX6853 VFD控制器的五個(gè)通用邏輯輸出之一。所有這些邏輯輸出都具有額外的特殊功能;在PUMP的情況下，輸出可以配置為標(biāo)稱值為80kHz時(shí)鐘輸出。PUMP時(shí)鐘頻率實(shí)際上是OSC/50，其中OSC是使用MAX6850–MAX6853 OSC1和OSC2引腳設(shè)置的多路復(fù)用時(shí)鐘頻率。OSC 可以使用內(nèi)部 RC 振蕩器設(shè)置，也可以使用外部時(shí)鐘。無論哪種方式，允許的范圍都是2MHz至8MHz。標(biāo)稱 OSC 頻率為 4MHz，將泵浦頻率設(shè)置為 80kHz。

這里討論的轉(zhuǎn)換器拓?fù)涫蔷哂泄潭▽?dǎo)通時(shí)間和“砰”調(diào)節(jié)的不連續(xù)升壓。該電路的工作原理是，當(dāng)泵為高電平時(shí)，在每個(gè)泵時(shí)鐘的前半周期內(nèi)通過電感L1增加電流，并在泵的后半周期（當(dāng)泵為低電平時(shí)）將存儲(chǔ)的能量傾倒到輸出電容C2中（圖1和圖2）。

圖1.使用泵輸出作為升壓開關(guān)驅(qū)動(dòng)器。

圖1.文本ssss。

在沒有任何反饋的情況下，圖2所示基本升壓電路的輸出電壓將隨輸入電壓和負(fù)載而變化。當(dāng)輸出空載時(shí)，輸出電壓將隨著每個(gè)電源周期而不斷上升，因?yàn)殡姼写鎯?chǔ)的能量總是被傾倒到輸出電容器中。一種簡單的調(diào)節(jié)技術(shù)可以檢測(cè)到輸出是否高于所需電壓。然后防止進(jìn)一步的電源循環(huán)，直到由輸出電容保持的轉(zhuǎn)換器輸出電壓下降。這通常稱為砰砰聲調(diào)節(jié)，涉及對(duì)轉(zhuǎn)換時(shí)鐘（在本例中為PUMP）進(jìn)行選通，以便僅在輸出超出穩(wěn)壓時(shí)允許轉(zhuǎn)換周期。

圖3顯示了帶反饋的低成本升壓轉(zhuǎn)換器的實(shí)現(xiàn)方案。要了解電路操作，首先要考慮PUMP上升時(shí)循環(huán)的開始。假設(shè)目前電路處于失調(diào)狀態(tài)，Q2處于關(guān)斷狀態(tài)。當(dāng)PUMP上升時(shí)，Q1作為開關(guān)導(dǎo)通，電流開始通過L1上升。半個(gè)泵時(shí)鐘周期后，泵下降，Q1關(guān)閉。同時(shí)，L1電流上升到值I惠普，該電流現(xiàn)在通過二極管D1流入輸出電容C2和存在的任何負(fù)載。如果輸出電壓足夠高，可以打開齊納二極管D2，則電流將流過D2和R2。當(dāng)輸出電壓上升到該閾值以上時(shí)，最終Q2將導(dǎo)通，箝位Q1的基極發(fā)射極，防止Q1在PUMP下一個(gè)高電平時(shí)導(dǎo)通。否則，R3確保Q2保持關(guān)閉狀態(tài)，Q1再次開啟，轉(zhuǎn)換重復(fù)。C4為檢測(cè)提供小延遲，以減少Q(mào)2打開和關(guān)閉以保持調(diào)節(jié)時(shí)的顫振。

圖3.一個(gè)晶體管反饋控制。

圖3所示的簡單電路可以通過在輸出電壓檢測(cè)中增加遲滯來改進(jìn)。遲滯確保Q2始終難以打開或關(guān)閉。如果沒有遲滯，Q2可以在調(diào)節(jié)門限處部分導(dǎo)通，從而從Q1釋放部分基極電流。當(dāng)這種情況發(fā)生時(shí)，Q1可能不會(huì)那么嚴(yán)重飽和，從而降低效率。遲滯可以通過增加一個(gè)雙晶體管施密特觸發(fā)器來實(shí)現(xiàn)，如圖4所示。施密特觸發(fā)器使檢測(cè)閾值增加了約0.25V遲滯。Q4集電極的施密特觸發(fā)器輸出在3.3V和0.9V之間切換，因此需要D3和R7來確保Q2關(guān)斷。

圖4.施密特跳跳虎反饋控制。

為電源路徑選擇組件值的一種簡單方法是使用電源。轉(zhuǎn)換器必須能夠傳輸足夠的功率，以將輸出電壓保持在輸出負(fù)載電流（從最小輸入電源電壓）。讓我們定義一些參數(shù)：

VIN（最小值） = 最小輸入電源電壓
VSW = Q1開關(guān)晶體管兩端的壓降
VIN（最大值） = 最大輸入電源電壓
PIN = 額定輸出負(fù)載下的輸入電源功率
IIN（平均） = 輸入平均電流
VOUT = 輸出電源電壓
IOUT = 輸出最大負(fù)載電流
POUT = 輸出最大負(fù)載功率
VRIPPLE = 由于電感器將其功率傾倒到輸出電容器中的輸出電源電壓紋波
VDROOP = 輸出電源電壓因負(fù)載而下降，從輸出電容器吸收電流
Eff = 預(yù)期功率轉(zhuǎn)換效率（僅電源路徑—不包括Q1基極電流）
L = L1 的電感
Ipk = 峰值電感電流
f泵 = 泵頻率
tON = 轉(zhuǎn)換器電源開關(guān)導(dǎo)通時(shí)間

現(xiàn)在我們推導(dǎo)出這個(gè)架構(gòu)的一些方程（最終方程以粗體顯示）：

噘嘴 = VOUT × IOUT

由于泵占空比為 50：50

tON = 1/（2 × fPUMP）

輸出功率來自存儲(chǔ)在電感器中的能量

嘴 = 0.5 × L × （Ipk）2 × fPUMP

由于電感電流在 fPUMP 周期的一半內(nèi)從 0 斜坡上升到 Ipk

IIN（平均） = ipk/4

輸入和輸出功率的公式：

噘嘴 = 有效 × PIN

噘嘴 = VOUT × IOUT

PIN = VIN × IIN（平均）

這給了我們 Ipk 的等式：

Ipk = （VOUT × IOUT × 4）/（Eff × VIN（min））

根據(jù) Ipk，我們可以計(jì)算出 L 的最大值：

L（最大值） = （VIN（最小值） - VSW） × tON/Ipk

包括等式 04 給我們

L（最大值） = （VIN（最小值） - VSW）/（2 × fPUMP × Ipk）

L的選擇值為我們提供了最大輸入電源電壓下Ipk的最大值。L1、Q1 和 D1 的額定值必須針對(duì)以下峰值電流：

Ipk（max） = （VIN（max） - VSW）/（2 × fPUMP × L）

我們還需要考慮電容C2兩端的輸出紋波電壓。紋波電壓的估計(jì)值是通過假設(shè)所有電感能量都傾倒到C2中獲得的。

1/2 × C2 × （VOUT + 電壓紋波）2 = （1/2 × C2 × VOUT2） + 1/2 × L1 × Ipk2

這簡化為：

電壓紋波 = （VOUT2 + （Ipk2 × L1/C2））1/2 - VOUT

電容C2兩端的電壓也會(huì)因負(fù)載而下降。通過假設(shè)輸出電壓在fPUMP的整個(gè)周期內(nèi)從VOUT衰減，然后再次恢復(fù)到VOUT，可以估算壓降電壓。從 Q = C × V = I × t，我們得到：

VDROOP = IOUT/C2/fPUMP

對(duì)于一個(gè)工作示例，考慮由3.3V ±0.3V輸入電源產(chǎn)生的28V/15mA的要求。從公式08：

Ipk = （28 × 0.015 × 4）/（0.8 × 3），估計(jì)功率轉(zhuǎn)換效率為 80%

所以：

Ipk = 0.7A

從公式 10：

L（最大值） = （3 - 0.3）/（2 × 80000 × 0.7），使用估計(jì)的 300mV Q1 晶體管飽和電壓

所以：

長（最大值） = 24.1μH

我們選擇 L = 22μH

從公式 11：

Ipk（max） = （3.6 - 0.3）/（2 × 80000 × 22 × 10-6）

所以：

Ipk = 0.94A

L1、Q1 和 D1 的額定峰值電流必須為 0.94A。

我們選擇 Zetex FZT851 NPN 晶體管作為 Q1。該晶體管在IC = 1A時(shí)的最大過溫VCE（sat）數(shù)字為300mV，證實(shí)了我們對(duì)VSW的估計(jì)。1A 集電極電流時(shí)的 hFE 最小值為 100。假設(shè)MAX6850–MAX6853 VFD控制器工作在3.3V ±10%，我們需要0.94/70 = 13.4mA的基極電流，其中70是hFE的設(shè)計(jì)值，以確保飽和。在此13.4mA負(fù)載下，PUMP輸出上升至200mV（根據(jù)MAX6850–MAX6853數(shù)據(jù)資料中VOL與ISINK的典型工作特性）。現(xiàn)在，我們可以計(jì)算R1 = （3.0 - 0.9 - 0.2）/0.0134 = 130Ω的值，其中0.9是FZT851在這些工作條件下的VBE（sat）。

可以使用邏輯電平NMOS FET代替NPN晶體管。但是，很難獲得VDS額定值為30V或更高的3V邏輯電平功率FET。

現(xiàn)在我們考慮輸出電容C2：

從公式 13：

VRIPPLE = （282 + （0.942 × 22/4.7））1/2 - 28，C2的試驗(yàn)值為4.7μF。
紋波 = 36mV

從公式 14：

VDROOP = 0.015/（4.7 × 10-6）/80000，再次使用 C2 的試驗(yàn)值 4.7μF。
電壓 = 40mV

紋波和噪聲的組合小于100mV。這小于250mV施密特遲滯，因此可以接受。

圖5.圖4所示電路的調(diào)節(jié)和效率曲線。