在本應(yīng)用筆記中，一個帶有兩個開關(guān)電容濾波器的電路重建數(shù)模轉(zhuǎn)換器（DAC）的輸出，同時提供抗混疊和吟幅補償功能。濾波器 IC 通過排除高于 fs/2 的頻譜能量來防止混疊頻率。內(nèi)置MAX265濾波器。

雙雙二階濾波器芯片和一些外部元件（圖1）構(gòu)成多用途濾波器，用于重建D/A轉(zhuǎn)換器信號。濾波器連接到轉(zhuǎn)換器的輸出（圖2），有助于在轉(zhuǎn)換器輸入端生成由數(shù)字?jǐn)?shù)據(jù)樣本表示的模擬信號。此外，濾波器還提供抗混疊、（正弦πx）/πx（正弦）補償，并降低數(shù)模轉(zhuǎn)換器的量化噪聲。

圖1.如圖所示，兩個濾波器IC重建D/A轉(zhuǎn)換器的輸出，同時提供抗混疊和正弦補償功能。

圖2.在圖1電路的建議應(yīng)用中，施加的時鐘信號和單芯片分壓器為D/A轉(zhuǎn)換器設(shè)置所需的采樣速率。

在直流時，數(shù)模轉(zhuǎn)換器的輸出很容易根據(jù)其數(shù)據(jù)手冊規(guī)格進(jìn)行預(yù)測。然而，時變信號會產(chǎn)生階梯輸出波形，其重建誤差最好在頻域中討論。例如，轉(zhuǎn)換器的輸出頻譜由光譜 （±f1，其中 f1是由數(shù)字輸入樣本表示的頻譜），以采樣率 f 的整數(shù)倍重復(fù)S（圖3）。

圖3.圖2的數(shù)字輸入頻譜F1結(jié)合數(shù)模轉(zhuǎn)換器的采樣率fS如圖所示，產(chǎn)生 ±f1以 f 的整數(shù)倍重復(fù)的頻譜S.

濾波器的第一項工作是通過排除高于f的頻譜能量來防止混疊頻率S/2.在實踐中，f1< fS/2.過濾器應(yīng)通過f1具有可接受的低誤差，同時充分衰減所有高于f的頻率S/2.

圖4.在濾波之前，D/A轉(zhuǎn)換器的輸出信號是一個階梯波形，可以看作是矩形脈沖的后續(xù)。

第二個濾波器要求源于sinc衰減的存在，這是由階梯波形中矩形脈沖分量的影響引入的（圖4）。這些脈沖具有相同的 1/fS寬度，但幅度根據(jù)數(shù)字采樣幅度而有所不同。每個脈沖的頻譜是傅里葉變換（f / f的sinc函數(shù)）S).這些光譜與1頻譜，以形成轉(zhuǎn)換器輸出的整體頻率響應(yīng)。請注意 sinc 表達(dá)式對于各種 f 值的振幅變化：

顯然，當(dāng)f接近奈奎斯特頻率f時，階梯近似會導(dǎo)致幅度誤差增加S/2.為了補償這種衰減，圖1電路集成了反表達(dá)式（πf/f）S）/sin（πf/fS） 的通帶幅度響應(yīng)。

理想情況下，由此產(chǎn)生的濾波器響應(yīng)將為fS/2，突然下降到零，并保持所有高于f的頻率的無限衰減S/2.但實際的濾波器無法提供突然的過渡或無限衰減。作為實際折衷方案，電路在有限帶寬（轉(zhuǎn)換比）上進(jìn)行轉(zhuǎn)換，然后提供與D/A轉(zhuǎn)換器信噪比SNR相當(dāng)?shù)膸庖种啤?/p>

理想D/A轉(zhuǎn)換器的SNR約為6dB/bit，72位器件的SNR為12dB。量化誤差進(jìn)一步降低了這一數(shù)字，對于典型的68位轉(zhuǎn)換器，產(chǎn)生約12dB。因此，圖1中的合理目標(biāo)是70dB抑制高于f。S/2.

為防止混疊，阻帶邊沿不得大于奈奎斯特頻率 （fS/2).通帶邊沿必須小于fS/2.為了在圖70的8階電路中實現(xiàn)1dB阻帶抑制，所需的轉(zhuǎn)換比（f阻帶/f通帶）） 為 1.5，將通帶邊沿設(shè)置為 fS/3.該通帶內(nèi)的幅度響應(yīng)上升可補償轉(zhuǎn)換器的sinc衰減。

完美的sinc補償將在奈奎斯特頻率下提供1.65dB的增益，但±1%電阻和濾波器IC內(nèi)的容差不確定性將實際校正限制在約1dB。然而，該電路確實實現(xiàn)了70dB阻帶抑制和1.5轉(zhuǎn)換比。圖5將圖1的響應(yīng)與理想濾波器的響應(yīng)進(jìn)行了比較。

圖5.圖1所示的電路響應(yīng)與理想濾波器的電路響應(yīng)相得益彰。

為了確保最大的動態(tài)范圍，四個雙二階濾波器部分（每個IC兩個）從輸入到輸出的Q值不斷增加，每個部分的極點零對也抑制頻率的增加，從而最大限度地減少元件值的擴散。以下極點和零點值產(chǎn)生 1 輻射度/秒濾波器通帶：

注意每個輸出運算放大器上的反饋電容C1-C4。這些電容器有兩個用途;它們提高了傳輸零點的質(zhì)量，并形成了1極點低通濾波器，有助于平滑濾波器開關(guān)電容動作引入的離散級階躍。1極點濾波器對通帶形狀幾乎沒有影響，因為它們的高轉(zhuǎn)折頻率在0kHz時僅引入1.1dB的損耗。

另請注意，圖2中應(yīng)用的時鐘頻率（192kHz）允許使用方便的二進(jìn)制64分頻器在轉(zhuǎn)換器的采樣速率和濾波器的3kHz轉(zhuǎn)折頻率f之間設(shè)置必要的1X比。0.每個芯片都編程為 f時鐘/f0V+和V-與濾波器輸入的比率為191.64，F(xiàn)0-F5。

審核編輯：郭婷