集成電路封裝可拿性試驗是指對集成電路進行封裝可靠性調查、分析和評價的一種手段，即對封裝或材料施加一定的應力（如電應力、熱應力、機械應力或其綜合），檢查其在各種應力作用下的各項性能是否穩定，各種參數是否超出技術指標，以及封裝結構是否完整，從而判斷集成電路的封裝是否合格或可靠，設計是否合理，制造是否正常。集成電路在貯存、運輸和使用過程中，會遇到非常復雜的各種環境，如振動、沖擊等機械力作用，潮濕、鹽霧或各種射線輻照等惡劣環境，還需要在高溫/低溫及溫度劇烈變化的條件下正常工作，這些機械作用和環境的影響可能使集成電路加速損壞，而其影響程度將涉及集成電路封裝結構的合理性、封裝材料的性能穩定性、封裝工藝的正確性和封裝質量的一致性。針對不同的可 靠性要求，應進行不同項目的、施加不同應力條件的試驗和測試，可靠性試驗可在一定程度上評價集成電路的可靠性水平，并通過評價其可靠性水平來不斷優選封裝材料，改進封裝結構，優化封裝工藝技術，以及采取必要的封裝應用措施來保證集成電路封裝的可靠性。

1.集成電路封裝可靠性試驗的分類

集成電路封裝可靠性試驗分類方法有多種。按照環境條件分類，可分為各種應力條件下的模擬試驗和現場試驗；按照試驗方法分類，可分為電熱性能試驗、機械試驗、環境試驗等；按照試驗應力水平分類，可分為正常應力試驗、加速應力試驗；以試驗對受試樣品是否具有破壞性分類，可分為破壞性試驗和非破壞性試驗；按照可靠性試驗目的分類，可分為可靠性驗收試驗（包括可靠性鑒定試驗）、可靠性測定試驗、可靠性統計試驗；按照試驗過程中所起的作用分類，可分為篩選試驗和驗收試驗。最常見的是以對受試樣品是否具有破壞性來分類。

(1）非破壞性集成電路封裝可靠性試驗：非破壞性試驗不需要對樣品進行物理或化學處理，它是失效分析技術的發展方向之一。非破壞性分析主要包括外部目檢、內部目檢、叉 光檢查分析、反射式掃描聲學顯微（C-SAM)等。

(2）破壞性集成電路封裝可靠性試驗：主要包括機械應力試驗和環境試驗。封裝可靠性的機械應力試驗主要包括恒定加速度、機械沖擊、掃頻振動、引線鍵合抗拉強度、芯片拉脫強度、芯片剪切強度 等試驗。環境試驗主要是化學性試驗，包括高壓蒸煮、溫度循環、耐濕、鹽霧、內部水汽含量、密封、易燃性等試驗。

2.集成電路封裝可靠性試驗的作用

(1）早期發現并暴露集成電路在封裝設計和生產階段存在的結構、材料和制造等方面的缺陷，也用于對封裝缺陷的篩選。

(2） 基于不同可靠性試驗條件下的試驗數據，評估封裝在不同工作環境下的失效模式，并對失效機理進行研究，以便優選材料、改進封裝設計及優化封裝工藝，合理改進集成電路封裝可靠性。

(3）對集成電路封裝質量等級進行鑒定，全面考核其是否已達到預定的可靠性指標，以便對封裝集成電路應用提供更好的依據，也可為用戶選擇封裝廠和封裝工藝線提供依據。

(4）為集成電路封裝線認證、批次驗收等提供依據。

審核編輯：湯梓紅