MAX9217/MAX9218/MAX9247/MAX9248/MAX9250評估板(EV kit)供用戶評估串行器/解串器芯片組。評估板由兩部分組成：右半部分是單通道串行器(MAX9217或MAX9247)，左半部分是單通道解串器(MAX9218、MAX9248或MAX9250)。

評估板需要3路時鐘信號，這些時鐘信號可由同一信號源提供。串行器工作需要2路時鐘信號：PCLK和DE_IN，其中DE_IN通常為PCLK的16或32分頻。解串器部分需要1路REFCLK時鐘，該時鐘可由同一信號源提供，也可以由獨立的本振提供，精度保證在PCLK的2%范圍內(nèi)。

評估板準(zhǔn)備步驟

1. 根據(jù)下文中的配置表(表1至 表4 )設(shè)置跳線，配置評估板(圖1和 圖2 )。
2. 為評估板上電，3.3V直流電源即可滿足評估板各部分的供電需求；為了獲得理想的器件特性，建議分別對每個器件的電源引腳進(jìn)行供電(表2)。
3. 將PCLK、DE_IN和REFCLK時鐘信號連接至評估板，如步驟2所述(參見下例)。選用Agilent? 8133A脈沖發(fā)生器作為信號源產(chǎn)生3路時鐘。
4. 將輸入數(shù)據(jù)加載至串行器(位于評估板的右半部分)的輸入引腳，并用邏輯分析儀和萬用表檢查解串器輸出引腳。如果連接至串行器的輸入為視頻信號(比如UNIGRAF公司的VTG-4116視頻信號發(fā)生器)，可用液晶顯示器(LCD)進(jìn)行監(jiān)測。
5. 應(yīng)特別注意串行器評估板部分的跳線JP13。將該跳線連接至DVCC時，JP17–JP21 (10 x 2插針)的接地引腳接至3.3V，并且固定數(shù)據(jù)模板可加載至MAX9217/MAX9247串行器的數(shù)據(jù)輸入引腳。當(dāng)采用外部數(shù)據(jù)模板時，該跳線應(yīng)接地。

MAX9217/MAX9247產(chǎn)生的偽隨機(jī)碼(PRBS)

通過以下步驟，MAX9217/MAX9247可產(chǎn)生PRBS數(shù)據(jù)，用于眼圖測試：

1. 將低電平有效的PWRDWN引腳接地。
2. 將MOD0和MOD1引腳(對于MAX9247，這兩個引腳為I.C.和PRE)連接至負(fù)2.5V直流電源。通過將差分探頭連接至串行器評估板的JP14/JP24 (4引腳、單排插針)的引腳2和3觀察串行器的輸出眼圖。同樣，可將差分探頭連接至解串器評估板的JP5/JP6 (4引腳、單排插針)的引腳2和3觀察解串器眼圖。

[

圖1. MAX9217評估板原理圖

[

圖2. MAX9218評估板原理圖

快速功能檢驗

MAX9217/MAX9247/MAX9218/MAX9248/MAX9250評估板帶有接頭，用于連接邏輯分析儀、圖形發(fā)生器或顯示器。模板發(fā)生器(可以是邏輯分析儀的一部分)，例如HP16500C，產(chǎn)生加載至串行器輸入的并行測試字。測試字經(jīng)過串行器后，通過LVDS鏈路送至解串器。邏輯分析儀隨后讀取經(jīng)過解串的測試字，并根據(jù)參考信號或串行器發(fā)送至解串器的測試字檢查誤碼，評估板還可連接至圖形發(fā)生器和LCD，對串行鏈路進(jìn)行視覺測試。

如果沒有邏輯分析儀、圖形發(fā)生器或顯示器，也可進(jìn)行串行鏈路基本功能的檢驗。進(jìn)行快速檢驗設(shè)置時，串行器輸入邏輯電平通過跳線設(shè)置，并用電壓表對解串器輸出的相應(yīng)位/電壓進(jìn)行測量。在設(shè)置評估板進(jìn)行快速功能檢驗時，對應(yīng)的跳線和元件名稱及位置信息請參考MAX9217/MAX9218評估板原理圖。注意：當(dāng)跳線對安裝短路器時，芯片引腳被拉至邏輯高電平。如果跳線對未安裝短路器，芯片引腳拉至低電平。

1. 配置跳線，用于評估板的快速功能檢驗(表1)。
   表1. 快速功能檢驗對應(yīng)的跳線設(shè)置

   Part	Pin Name	Jumper	Jumper Function	Jumper Setting for Quick Check
   MAX9218,MAX9248,MAX9250	R/F	JP1	Selects rising- or falling-edge output strobe	Low (falling edge)
   RNG1	JP4	Selects PLL operating range	High-frequency range (refer to the data sheet)
   RNG0	JP7	Selects PLL operating range	High-frequency range
   Active-low PWRDWN	JP11	Selects chip power-up or power-down	High (power-up)
   OUTEN (MAX9218/MAX9250), SS (MAX9248)	JP12	Selects output enable or output disable	High (output enabled for MAX9218/MAX9250), 4% spread-spectrum mode (MAX9248)
   MAX9217, MAX9247	(none)	JP13	Buses logic high (DVCC) for hardwired inputs	DVCC
   MOD1 (MAX9217), PRE (MAX9247)	JP15	Selects output-modulation level	Low (modulation off), preemphasis is disabled for MAX9247
   MOD0 (MAX9217), I.C. (MAX9247)	JP16	Selects output-modulation level	Low (modulation off), internally connected pin for MAX9247
   Active-low PWRDWN	JP18 pin 15 to pin 16	Selects chip power-up or power-down	High (power-up)
   RNG0	JP22	Selects PLL operating range	High-frequency range (refer to the data sheet)
   RNG1	JP23	Selects PLL operating range	High-frequency range

2. 將電源連接至評估板(表2)。
   表2. 快速功能檢驗對應(yīng)的電源連接

   Part	Pin Name	EV Board Connection	Voltage
   MAX9217,MAX9247	VCCIN	IVCC	+3.3V
   VCCPLL	PVCC	+3.3V
   VCCLVDS	LVCC	+3.3V
   VCC	DVCC	+3.3V
   (none)	VNEG	Ground
   PLL GND, LVDS GND, GND	GND	Ground
   MAX9218,MAX9248,MAX9250	VCCPLL	PVCC	+3.3V
   VCCLVDS	LVCC	+3.3V
   VCC	DVCC	+3.3V
   VCCO	OVCC	+3.3V
   (none)	VTEST	Open
   PLL GND, LVDS GND, VCCOGND, GND	GND	Ground

3. 連接所有時鐘信號和控制信號(表3)。
   表3. 快速功能檢驗對應(yīng)的時鐘信號和控制信號

   Chip	Chip Pin Name	EV Board Connection	Signal
   MAX9217,MAX9247	PCLK_IN	J18 PCLK (SMA connector)	32MHz
   DE_IN	JP18 Pin 13	1MHz
   RGB_IN and CNTL_IN	JP18, JP19, JP20, JP21	Open
   MAX9218,MAX9248,MAX9250	REFCLK	J8 REF (SMA connector)	32MHz

4. 完成步驟1至3后，可在MAX9218/MAX9248/MAX9250解串器輸出上觀察到下列信號(表4)。
   表4. 快速功能檢驗對應(yīng)的MAX9218/MAX9248/MAX9250輸出狀態(tài)

   Chip	Chip Pin Name	EV Board Connection	Signal
   MAX9217,MAX9247	PCLK_IN	J18 PCLK (SMA connector)	32MHz
   DE_IN	JP18 Pin 13	1MHz
   RGB_IN and CNTL_IN	JP18, JP19, JP20, JP21	Open
   MAX9218,MAX9248,MAX9250	REFCLK	J8 REF (SMA connector)	32MHz

5. MAX9217/MAX9247的RGB_IN和CNTL_IN輸入引腳帶有內(nèi)部下拉電阻。該引腳懸空時，串行器自動讀取為邏輯低電平。將JP11、JP12、JP13和JP14插針上的輸入連接至3.3V。可將JP13置于DVCC處，并在這些2 x 10插針的對等引腳處連接短路器來實現(xiàn)。MAX9218/MAX9248/MAX9250解串器上對應(yīng)的輸出會變?yōu)楦唠娖健Ｅe例來說，如果將RGB_IN0 (JP14的引腳1)連接至3.3V，那RGB_OUT0 (JP7的引腳27)即為高電平。

6. 使用示波器觀察串行信號，將差分FET探頭通過LVDS信號線纜連接至MAX9217/MAX9247串行器的輸出(JP17/JP18)或MAX9218/MAX9248/MAX9250解串器的輸入(JP4/JP6)。

注意事項

1. MAX9217/MAX9247和MAX9218/MAX9248/MAX9250的RNG0、RNG1引腳具有內(nèi)部下拉電阻。使能低電平時，這些引腳可以懸空。
2. 切換DE_IN引腳，確保MAX9217/MAX9218芯片組正常工作。典型應(yīng)用中，將圖形控制器的數(shù)據(jù)使能引腳(ENAB)連接至MAX9217/MAX9247的DE_IN引腳，并在MAX9218/MAX9248/MAX9250的DE_OUT引腳恢復(fù)。DE_IN在PCLK_IN的4,194,304個周期內(nèi)必須至少轉(zhuǎn)換一次。
3. 時鐘輸入端提供了用于連接50Ω對地匹配電阻的焊盤。評估板沒有提供這些電阻，即板上未安裝匹配電阻。保證PCLK、DE_IN和REF輸入信號的低噪聲切換非常關(guān)鍵。必要時，安裝50Ω輸入端接電阻來降低反射。采用精度為1%或更高的電阻，以便很好地匹配輸入。
4. 鏈路工作時可以不接串聯(lián)耦合電容(Rx側(cè)的C28/C29和Tx側(cè)的C55/C58)。直接耦合工作時，用一個0歐電阻短接串聯(lián)電容焊盤。評估板上已經(jīng)安裝了0.1μF串聯(lián)電容。
5. 對于LVDS信號的端接，采用100Ω差分終端匹配電阻(R3)或100Ω戴維南等效電阻(R1/R2/R5/R4)。 不要同時使用上述兩種端接 。安裝兩種終端匹配電阻將產(chǎn)生非常大的反射(參見 圖3 )。
6. MAX9217原理圖所示電阻R20-R46表示內(nèi)部IC特性，在評估板上沒有這些電阻。
7. MAX9218原理圖所示電容C1-C15和C27-C41僅表示內(nèi)部IC特性，在評估板上沒有這些電容。同樣，評估板上也沒有電阻R1-R3、R6-R7、R10和R11。

圖3. LVDS端接選項。終端匹配只能選用上述兩種端接方式的其中一種；同時采用兩種端接將帶來很大的反射。

表5. 顏色和控制位分配

(下表為推薦的視頻信號分配，用于MAX9217/MAX9247串行器和MAX9218/MAX9248/MAX9250解串器的并口。R0、G0和B0為LSB。)

GraphicsControllerOutput		MAX9217 Input		MAX9218 Output		LCD Input
R0		RGB_IN0		RGB_OUT0		R0
R1		RGB_IN1		RGB_OUT1		R1
R2		RGB_IN2		RGB_OUT2		R2
R3		RGB_IN3		RGB_OUT3		R3
R4		RGB_IN4		RGB_OUT4		R4
R5		RGB_IN5		RGB_OUT5		R5
G0		RGB_IN6		RGB_OUT6		G0
G1		RGB_IN7		RGB_OUT7		G1
G2		RGB_IN8		RGB_OUT8		G2
G3		RGB_IN9		RGB_OUT9		G3
G4		RGB_IN10		RGB_OUT10		G4
G5		RGB_IN11		RGB_OUT11		G5
B0		RGB_IN12		RGB_OUT12		B0
B1		RGB_IN13		RGB_OUT13		B1
B2		RGB_IN14		RGB_OUT14		B2
B3		RGB_IN15		RGB_OUT15		B3
B4		RGB_IN16		RGB_OUT16		B4
B5		RGB_IN17		RGB_OUT17		B5
HSYNC		CNTL_IN0		CNTL_OUT0		HSYNC
VSYNC		CNTL_IN1		CNTL_OUT1		VSYNC
Not assigned		CNTL_IN2		CNTL_OUT2		Not assigned
Not assigned		CNTL_IN3		CNTL_OUT3		Not assigned
Not assigned		CNTL_IN4		CNTL_OUT4		Not assigned
Not assigned		CNTL_IN5		CNTL_OUT5		Not assigned
Not assigned		CNTL_IN6		CNTL_OUT6		Not assigned
Not assigned		CNTL_IN7		CNTL_OUT7		Not assigned
Not assigned		CNTL_IN8		CNTL_OUT8		Not assigned
Display Enable		DE_IN		DE_OUT		Display Enable
審核編輯：郭婷