I. 了解電容器中的寄生效應(yīng)：

Q.我需要了解如何為我的應(yīng)用選擇合適的電容器，但我不清楚許多不同類型的電容器的優(yōu)缺點。

答：為特定應(yīng)用選擇合適的電容器類型并不難。通常，您會發(fā)現(xiàn)大多數(shù)電容器屬于以下四種應(yīng)用類別之一：

交流耦合，包括旁路（在阻斷直流的同時傳遞交流信號）

去耦（濾波疊加在直流上的交流或高頻或電源、基準電壓源和信號電路中的低頻）

有源/無源RC濾波器或頻率選擇網(wǎng)絡(luò)

模擬積分器和采樣保持電路（采集和存儲電荷）

盡管有十幾種流行的電容器類型（包括聚乙烯、薄膜、陶瓷、電解等），但您會發(fā)現(xiàn)，一般來說，只有一種或兩種類型最適合特定應(yīng)用，因為與其他類型的電容器相關(guān)的顯著缺陷或?qū)ο到y(tǒng)性能的“寄生效應(yīng)”將導(dǎo)致它們被消除。

Q.你說的這些“寄生效應(yīng)”是什么？

A.與“理想”電容器不同，“真正的”電容器的典型特征是額外的“寄生”或“非理想”元件或行為，以電阻和電感元件、非線性和介電存儲器的形式出現(xiàn)。這些元件產(chǎn)生的特性通常在電容器制造商的數(shù)據(jù)手冊中指定。了解這些寄生效應(yīng)對每種應(yīng)用的影響將有助于您選擇正確的電容器類型。

Q. 好的，那么描述非理想電容器行為的最重要參數(shù)是什么？

A.四種最常見的影響是泄漏（并聯(lián)電阻）、等效串聯(lián)電阻 （ESR）、等效串聯(lián)電感 （ESL） 和介電吸收（存儲器）。

電容漏電，RP:漏電是交流耦合應(yīng)用、存儲應(yīng)用（如模擬積分器和采樣保持）以及高阻抗電路中使用電容器時的一個重要參數(shù)。

在理想電容器中，電荷Q僅響應(yīng)外部流動的電流而變化。然而，在實際電容器中，漏電阻允許電荷以由R-C時間常數(shù)決定的速率涓涓細流。

電解型電容器（鉭和鋁）以其高電容而著稱，由于隔離電阻差，具有非常高的漏電流（通常約為每μF約5-20 nA），不適合存儲或耦合應(yīng)用。

耦合和/或存儲應(yīng)用的最佳選擇是特氟龍（聚四氟乙烯）和其他“聚”類型（聚丙烯、聚苯乙烯等）。

等效串聯(lián)電阻，RS:電容器的等效串聯(lián)電阻（ESR）是電容器引線的電阻與電容器板的等效電阻串聯(lián)。當高交流電流流動時，ESR會導(dǎo)致電容器耗散功率（從而產(chǎn)生損耗）。這可能會對RF和承載高紋波電流的電源去耦電容產(chǎn)生嚴重后果，但在精密高阻抗、低電平模擬電路中不太可能產(chǎn)生太大影響。

ESR 最低的電容器包括云母和薄膜類型。

等效串聯(lián)電感 （ESL），LS:電容器的等效串聯(lián)電感（ESL）模擬電容器引線的電感與電容器板的等效電感串聯(lián)。與ESR一樣，ESL在高頻（RF）下也可能是一個嚴重的問題，即使精密電路本身可能在直流或低頻下工作。原因是精密模擬電路中使用的晶體管的增益可能擴展到轉(zhuǎn)換頻率（Ft）的數(shù)百MHz，甚至幾GHz，并且可以放大涉及低電感值的諧振。因此，此類電路的電源端子必須在高頻下正確去耦。

電解、紙或塑料薄膜電容器是高頻去耦的不良選擇;它們基本上由兩片金屬箔組成，由塑料片或紙電介質(zhì)隔開并形成卷狀。這種結(jié)構(gòu)具有相當大的自感，在頻率超過幾MHz時，其作用更像電感器而不是電容器。

HF去耦更合適的選擇是單片陶瓷型電容器，它具有非常低的串聯(lián)電感。它由金屬薄膜和陶瓷電介質(zhì)的多層夾層組成，薄膜與母線并聯(lián)連接，而不是串聯(lián)軋制。

一個小的權(quán)衡是，單片陶瓷電容器可以是微音的（即對振動敏感），某些類型甚至可能是自諧振的，具有相對較高的Q值，因為低串聯(lián)電阻伴隨著它們的低電感。另一方面，盤式陶瓷電容器有時具有相當?shù)碾姼行裕M管價格較低。

Q.我在電容器選擇圖表中看到過術(shù)語“耗散因數(shù)”。這是什么？

答：好問題。由于漏電、ESR和ESL幾乎總是難以單獨規(guī)范，因此許多制造商將漏電、ESR和ESL歸為一個稱為耗散因數(shù)（DF）的單一規(guī)格，它基本上描述了電容器的低效率。DF定義為每個周期消耗的能量與每個周期存儲的能量之比。實際上，這等于電介質(zhì)的功率因數(shù)或相位角的余弦。如果高頻下的耗散主要建模為串聯(lián)電阻，則在目標臨界頻率下，等效串聯(lián)電阻ESR與總?cè)菘怪仁荄F的良好估計值，

耗散因數(shù)也相當于電容器品質(zhì)因數(shù)或Q的倒數(shù)，有時也包含在制造商的數(shù)據(jù)手冊中。

介電吸收，RDA，CDA： 單片陶瓷電容器非常適合HF去耦，但它們具有相當大的介電吸收，因此不適合用作采樣保持放大器（SHA）的保持電容器。介電吸收是一種類似遲滯的內(nèi)部電荷分布，它會導(dǎo)致電容器快速放電，然后開路以恢復(fù)其部分電荷。由于回收的電荷量是其先前電荷的函數(shù)，因此這實際上是一個電荷存儲器，并且在使用此類電容器作為保持電容器的任何SHA中都會導(dǎo)致錯誤。

推薦用于此類應(yīng)用的電容器包括我們之前談到的“聚”型電容器，即聚苯乙烯、聚丙烯或特氟龍。這些電容器類型具有非常低的介電吸收（通常為 <0.01%）。

本頁底部的電容器比較表中總結(jié)了電容器的一般特性。

關(guān)于高頻去耦的一般注意事項： 確保模擬電路在高頻和低頻下充分去耦的最佳方法是使用電解型電容器，例如鉭珠，并與單片陶瓷電容器并聯(lián)。該組合在低頻下將具有高電容，并且在相當高的頻率下將保持電容性。通常不需要在每個單獨的IC上安裝鉭電容器，除非在關(guān)鍵情況下;如果每個IC和鉭電容器之間的合理寬度PC軌道小于10 cm，則可以在多個IC之間共享一個鉭電容器。

關(guān)于高頻去耦，要記住的另一件事是電容器的實際物理放置。即使是短長的導(dǎo)線也會產(chǎn)生相當大的電感，因此HF去耦電容器應(yīng)盡可能靠近IC安裝，并確保引線由短而寬的PC走線組成。

理想情況下，HF去耦電容應(yīng)該是表面貼裝部件，以消除引線電感，但只要器件引線不超過1.5 mm，引線端電容就可以了。

二、雜散電容：

既然我們已經(jīng)討論了電容器作為元件的寄生效應(yīng)，那么我們來談?wù)劻硪环N形式的寄生，稱為“雜散”電容。

問：那是什么？

A.嗯，就像平行板電容器一樣，當兩個導(dǎo)體彼此靠近時（特別是如果它們并聯(lián)運行），就會形成雜散電容器，并且不會短路在一起或被用作法拉第屏蔽的導(dǎo)體屏蔽。

雜散或“寄生”電容通常發(fā)生在 PC 板上的并行走線之間或 PC 板相對兩側(cè)的走線/平面之間。不幸的是，雜散電容的發(fā)生和影響 - 特別是在非常高的頻率下 - 在電路建模過程中經(jīng)常被忽視，并且在構(gòu)建和組裝系統(tǒng)電路板時可能導(dǎo)致嚴重的性能問題;例如，噪聲更大，頻率響應(yīng)降低，甚至不穩(wěn)定。

例如，如果將電容公式應(yīng)用于電路板相對兩側(cè)的走線情況，則對于通用PCB材料（ER= 4.7， d = 1.5 mm），電路板相對兩側(cè)導(dǎo)體之間的電容略低于 3 pF/cm2.在 250 MHz 的頻率下，3 pF 對應(yīng)于 212.2 歐姆的電抗！

Q.那么如何消除雜散電容呢？

A.您永遠無法真正“消除”雜散電容;你能做的最好的事情就是采取措施盡量減少其在電路中的影響。

Q.我該怎么做？

A.那么，最小化雜散耦合影響的一種方法是使用法拉第屏蔽，它只是耦合源和受影響電路之間的接地導(dǎo)體。

Q.它是如何工作的？

A. 看圖;它是一個等效電路，顯示如何高頻噪聲源，VN，通過雜散電容C耦合到系統(tǒng)阻抗Z中。如果我們對 V 幾乎沒有控制權(quán)n或 Z 的位置1，下一個最佳解決方案是插入法拉第盾：

如下圖所示，法拉第屏蔽中斷耦合電場。注意屏蔽如何使噪聲和耦合電流返回其源而不流過Z軸1.

電容耦合的另一個例子是側(cè)面釬焊陶瓷IC封裝。這些 DIP 封裝有一個小的方形導(dǎo)電 Kovar 蓋，焊接在陶瓷封裝頂部的金屬化邊緣上。封裝制造商僅提供兩種選擇：金屬化輪輞可以連接到封裝的一個角銷，也可以不連接。大多數(shù)邏輯電路在封裝角之一處都有一個接地引腳，因此蓋子接地。但許多模擬電路在封裝角處沒有接地引腳，蓋子是浮動的。事實證明，這種電路比塑料DIP封裝中的同一芯片更容易受到電場噪聲的影響，在塑料DIP封裝中，芯片是非屏蔽的。

無論環(huán)境噪音水平如何，用戶最好將制造商未接地的任何側(cè)面釬焊陶瓷IC的蓋子接地。這可以通過將電線焊接到蓋子上來完成（這不會損壞設(shè)備，因為芯片與蓋子進行熱和電氣隔離）。如果無法焊接到蓋子上，可以使用接地的磷青銅夾進行接地連接，或者可以使用導(dǎo)電涂料將蓋子連接到接地引腳。切勿在未驗證此類蓋子實際上未連接的情況下嘗試將其接地;確實存在蓋子連接到電源軌而不是接地的設(shè)備類型！

法拉第屏蔽不切實際的一種情況是在集成電路芯片的鍵合線之間。這會產(chǎn)生重要后果。兩根芯片鍵合線及其相關(guān)引線框架之間的雜散電容約為0.2 pF;觀測值通常在 0.05 和 0.6 pF 之間。

考慮連接到高速數(shù)據(jù)總線的高分辨率轉(zhuǎn)換器（ADC或DAC）。數(shù)據(jù)總線的每一條線路（開關(guān)速度約為2至5 V/ns）將能夠通過該雜散電容影響轉(zhuǎn)換器的模擬端口;隨之而來的數(shù)字邊沿耦合會降低轉(zhuǎn)換器的性能。

通過隔離數(shù)據(jù)總線，將鎖存緩沖器插入接口，可以避免此問題。雖然該解決方案涉及占用電路板面積、消耗功耗和增加成本的額外組件，但它可以顯著改善轉(zhuǎn)換器的信噪比。

社會背景：郭婷