色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

積分器和采樣保持器中單極和兩級運放環路帶寬分析

冬至子 ? 來源:臣揚 ? 作者:陳陽 ? 2023-06-18 15:02 ? 次閱讀

前言

積分器和采樣保持器(S/H)是數?;旌?a href="http://www.1cnz.cn/v/tag/123/" target="_blank">集成電路中一個關鍵的模塊,常被用來進行信號采樣或積分。為了保持采樣/積分的精度,積分器和采樣保持器中運放需要在規定的時間內充分地建立,通常這個過程分為大信號建立和小信號建立兩個過程,前者用運放的壓擺率(Slew Rata,SR)衡量,后者和運放的閉環帶寬BW,也可以說是時間常數()息息相關。因此,SR和BW是評價積分器或采樣保持電路中運放的關鍵指標和設計考量。

本文分別對應用單級運放和兩級運放兩種情況下的積分器或S/H在積分/保持相位的帶寬進行了簡單的分析,以此為設計者在設計積分器/采樣保持電路時設計運放提供參考。不足之處請讀者指正。

積分器和S/H環路帶寬分析

圖片

圖1 積分器和S/H電路積分/保持相電路

積分器和S/H電路工作在積分或保持狀態下電路如圖1所示(為簡化采用單端電路展示)。在該相位,由于閉環運放的虛短虛斷特性,電容C1上的電荷全部轉移至電容C2上。如果作為采樣保持電路,則在采樣相時通過額外的開關(圖1未給出)對C2上的電荷清零,那么那保持相電荷完全轉移后,得到輸出為:V OUT =V IN *(C 1 /C 2 )。

如果作為積分器,那么第n個積分周期電荷完全轉移后得到的輸出為:V OUT [n]=V OUT [n-1]+V IN *(C 1 /C 2 )。

上述的過程并不是在開關切換之后就立即完成的,而是一個過程,其時間由運放的帶寬(輸入信號大時還存在大信號壓擺過程)決定的。因為運放為了保持穩定性,一般為一個單極點系統,因此上述建立過程其實就是一個一階RC小信號建立,運放的閉環帶寬即反應建立的時間常數。因此,研究運放在該環路中的閉環帶寬是探究建立時間或建立精度的重要過程。

單級運放積分器和S/H閉環帶寬分析

圖片

圖2 單級運放積分器或S/H電路積分/保持相小信號模型

采用單級運放的積分器或S/H在積分或保持相的小信號如圖2所示。要計算帶寬,我們需要明確三個量:* 運放跨導gm

  • 環路的反饋系數β
  • 運放的等效負載電容Cequ

首先跨導gm即為運放的自身跨導值。

其次,反饋系數由電容C1和C2分壓產生,其值為β=C 2 /(C 1 +C 2 )。

最后也是最重要的是等效負載電容。運放的輸出負載電容由兩部分組成:1) 積分器或S/H的負載電容C L ,通常這個電容為后面所銜接電路的輸入電容;2) C1和C2組成的等效電容,由于運放的輸入為虛斷點,因此該等效電容即為C1和C2兩個電容的串聯值。運放的輸出等效電容Cequ因此可以被表示為式(1):

在計算閉環帶寬時,本文提供如下兩種思路:

思路1

首先根據運放跨導和等效負載電容計算出運放的單位增益帶寬積GBW,如式(2)所示:

由于閉環增益為1/β,因此閉環帶寬可通過GBW除以閉環增益1/β得到,如式(3)所示:

得到帶寬后,時間常數即為1/BW,如式(4)所示:

思路2

閉環運放的輸出阻抗可以表示為式(5):

閉環運放的時間常數為Rout與Cequ的乘積,因此可被表示為式(6):

帶寬即為時間常數的倒數。

上述兩種方式在本質上是一樣的,不過是兩種不同的理解方式,而兩者計算所得值也是相同的。

根據上述過程我們得到了積分或S/H電路在積分或保持相的閉環帶寬和時間常數公式,在設計時我們可以通過該公式對自己設計的電路能否在時鐘所給的時間內充分建立進行評估。

兩級運放積分器和S/H閉環帶寬分析

圖片

圖3 兩級運放積分器或S/H電路積分/保持相小信號模型

相比單級運放,兩級運放的情況會更復雜一些,主要的原因為其包含兩個極點。如圖3所示,兩個極點分別為第一級運放的輸出和第二級運放的輸出。通常我們在設計兩級運放時,為了保證其具有足夠的相位裕度,會通過密勒補償將兩個極點進行分裂,最終第一級運放輸出形成的極點在補償后成為主極點。計算兩級運放組成的積分器或S/H電路的閉環帶寬,按照我們在計算單級運放情況時采用的思路2,則需要我們計算形成閉環后的主極點大小,也就是計算主極點處的電阻(或電導)和電容值。主極點處的閉環點電導值為式(7):

該公式的由來可以解釋如下:

  • 假如在第一級輸出添加一個電壓V,則該電壓傳到第二級輸出值為gm2r out2 *V;
  • 經過反饋路徑傳到第一級輸入值為:βgm2r out2 *V;
  • 之后在第一級輸出產生的電流值大小為:βgm1gm2r out2 *V;

綜上,第一級輸出的跨導值為:βgm1gm2r out2 。上述rout2為第二級運放的小信號輸出電阻(圖3中省略)。

根據密勒效應,主極點處電容值為式(8):

因此,運放閉環帶寬表示為式(9):

運放閉環時間常數即為閉環帶寬的倒數。

單級運放和兩級運放情況下對比

式(9)中,我們可以明顯地看出閉環的帶寬為GBW-g m1 /CC與反饋系數β之積,而在單級運放中也是這樣的,這也符合我們在拉扎維等書本上所學習的知識。但是,單級運放和兩級運放還是存在區別,單級運放的帶寬受負載電容C L ,采樣電容C 1 ,積分電容或保持電容C2直接影響,而兩級運放似乎不受這三個電容的影響(在反饋系數不變時),其只受到彌勒補償電容CC的影響。造成這樣結果的原因是兩級運放本身在設計時便將第二級輸出定為非主極點,其在保持相位裕度充足時,是不會影響帶寬的。

電路設計時,由兩者區別可以得到一個啟示:如果采用兩級運放,電路中采樣電容,積分或保持電容,負載電容改變只能通過影響反饋系數來影響閉環帶寬和時間常數,如果只是改變了電容的絕對值而不改變反饋系數,那么時間常數就不需要重新仿真或者計算了。然后,如果采用單級運放,每一個電容的每一次更改都有可能影響到閉環帶寬和時間常數,可能都需要重新仿真和計算。

總結

本文分別分析了采用單級和兩級運放的積分器或采樣保持電路的閉環帶寬和時間常數計算方法,對比了兩者的共同和不同之處,為讀者在考慮積分器或采樣保持電路能否充分建立時提供一些參考。不足之處請多多指正!

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 積分器
    +關注

    關注

    4

    文章

    100

    瀏覽量

    28444
  • 運放器
    +關注

    關注

    0

    文章

    12

    瀏覽量

    6847
  • 負載電容
    +關注

    關注

    0

    文章

    138

    瀏覽量

    10438
收藏 人收藏

    評論

    相關推薦

    增益提高輔助帶寬如何設計

    在模擬集成電路,常通過種方式實現高增益,即增益提高(Gain-Boosted)和
    的頭像 發表于 06-18 15:09 ?3359次閱讀
    增益提高<b class='flag-5'>運</b><b class='flag-5'>放</b><b class='flag-5'>中</b>輔助<b class='flag-5'>運</b><b class='flag-5'>放</b><b class='flag-5'>帶寬</b>如何設計

    設計了OPA657的兩級,出現了波形失真的原因?

    如題,樓主新手一枚。因為OPA657的單位增益帶寬大,有1.6G。所以選了它,嘗試著設計了OPA657的兩級,分交流和直流輸出。結果出現了波形失真,并頻譜圖上出現在300MHz的
    發表于 09-06 08:32

    請問雙 的GBW是對每一還是對兩級?謝謝

    請問雙 的GBW是對每一還是對兩級?謝謝
    發表于 04-21 20:57

    請各位專家大神幫忙看下,積分器電路如何選擇的型號,拜謝!

    `請各位大神幫忙看看,這個電路積分器的型號應該如何選擇?多謝多謝!(輸入信號以30V設計,頻率范圍在50~3000Hz)`
    發表于 05-21 00:29

    兩級集成構成的負反饋放大電路 實驗9

    兩級集成構成的負反饋放大電路 實驗9 一、演示內容1. 兩級集成負反饋放大電路的組成及
    發表于 05-11 17:02 ?101次下載

    高速積分器

    高速積分器
    發表于 04-09 10:17 ?990次閱讀
    高速<b class='flag-5'>積分器</b>

    積分器的工作原理

    積分器的工作原理      積分器可以斜上升到
    發表于 06-28 10:15 ?1.6w次閱讀

    快速積分器

    快速積分器
    發表于 09-18 15:32 ?1306次閱讀
    快速<b class='flag-5'>積分器</b>

    共源共柵兩級種補償方法的比較

    給出了種應用于兩級CMOS 運算放大器的密勒補償技術的比較,用共源共柵密勒補償技術設計出的CMOS 與直接密勒補償相比,具有更大的單位增益帶寬
    發表于 02-15 11:09 ?78次下載
    共源共柵<b class='flag-5'>兩級</b><b class='flag-5'>運</b><b class='flag-5'>放</b><b class='flag-5'>中</b><b class='flag-5'>兩</b>種補償方法的比較

    采樣積分器原理簡介

    在過采樣ADC,一個很有效的提高SNR的方法為增大采樣速率以提高過采樣率。在其他器件都不改變的前提下,這樣做需要積分器
    的頭像 發表于 12-02 17:32 ?4352次閱讀
    雙<b class='flag-5'>采樣</b><b class='flag-5'>積分器</b>原理簡介

    兩級的自動化設計思路

    兩級是一個比較常見的模塊。其中以5管+共源最為簡單,一般在中等增益時還是適用的。
    的頭像 發表于 07-05 10:53 ?2320次閱讀
    <b class='flag-5'>兩級</b><b class='flag-5'>運</b><b class='flag-5'>放</b>的自動化設計思路

    帶有密勒補償電容的兩級的輸出阻抗在不同頻率下的變化是什么?

    帶有密勒補償電容的兩級的輸出阻抗在不同頻率下的變化是什么? 帶有密勒補償電容的兩級的輸出
    的頭像 發表于 09-17 17:14 ?1235次閱讀

    兩級輸入用NMOS還是PMOS的區別是什么?

    兩級輸入用NMOS還是PMOS的區別是什么?? 在設計兩級
    的頭像 發表于 09-17 17:14 ?4668次閱讀

    一個sc-積分器如何分析噪聲

    經過N個周期之后,輸出端的噪聲是多少呢?噪聲的部分肯定始終沒變,采樣噪聲會一直積分進來,
    發表于 12-01 11:25 ?792次閱讀
    一個sc-<b class='flag-5'>積分器</b>如何<b class='flag-5'>分析</b>噪聲

    低噪聲應用于積分器電路設計

    低噪聲應用于積分器電路設計
    的頭像 發表于 12-13 16:12 ?116次閱讀
    低噪聲<b class='flag-5'>運</b><b class='flag-5'>放</b>應用于<b class='flag-5'>積分器</b>電路設計
    主站蜘蛛池模板: 91免费永久在线地址| 久久久中日AB精品综合| 精品少妇高潮蜜臀涩涩AV| 免费女人光着全身网站| 色欲档案之麻雀台上淫| 一区二区三区高清视频| xnxx高中生| 国内一级一级毛片a免费| 嫩草影院在线观看精品| 性欧美video另类hd高清| 69夫妻交友网| 国产热久久精| 欧美成人3d动漫专区| 亚洲精品在看在线观看| 不卡的在线AV网站| 久久999视频| 涩涩游戏盒| 1V1各种PLAY女主被肉| 国产高清精品自在久久| 蜜桃99影院| 亚洲蜜桃AV色情精品成人| yellow在线观看免费直播| 交换娇妻呻吟声不停中文字幕| 秋霞影音先锋一区二区| 中国老太60old mantv| 国产精品女上位在线观看| 女子叉开腿让男子桶免费软件| 亚洲精品在看在线观看| 搞基福利社| 男人J进入女人P免费狂躁| 亚洲精品无码不卡在线播HE| 抽插妇女疯狂视频| 蜜臀色欲AV无人A片一区| 亚洲国产高清在线观看视频| 成电影人免费网站| 美女脱光app| 亚洲伊人色综合久久天天伊人| 国产精品成人在线播放| 欧美一级久久久久久久大| 中文字幕一区久久久久| 国内高清在线观看视频|