來源：半導體芯科技編譯

英特爾表示，它是業內第一個在類似產品的測試芯片上實現背面供電的公司，實現了推動世界進入下一個計算時代所需的性能。PowerVia 將于 2024 年上半年在英特爾 20A 工藝節點上推出，正是英特爾業界領先的背面供電解決方案。它通過將電源路由移動到晶圓的背面，解決了面積縮放中日益嚴重的互連瓶頸問題。

英特爾技術開發副總裁 Ben Sell 評論道：“PowerVia 是我們積極的'四年五節點'戰略的一個重要里程碑，也是我們在 2030 年實現一萬億個封裝晶體管的道路上的一個重要里程碑。使用試驗工藝節點和后續測試芯片，使我們能夠為領先的工藝節點的降低背面供電風險，使英特爾在將背面供電推向市場方面領先于競爭對手。”

英特爾將PowerVia的開發與晶體管開發相分離，以確保其為基于英特爾20A和英特爾18A工藝節點的硅實施做好準備。在與英特爾20A的RibbonFET集成之前，PowerVia在自己的內部測試節點上進行了測試，以調試和確保該技術的良好功能。經過在硅測試芯片上的制造和測試，PowerVia被證實能夠非常有效地利用芯片資源，單元利用率超過90%，有助于晶體管大幅微縮，使芯片設計者能夠在其產品中實現性能和效率的提升。

英特爾在6月11日至16日在日本京都舉行的VLSI研討會上介紹這些發現。

英特爾認為，PowerVia 遠遠領先于競爭對手的背面電源解決方案，為芯片設計人員（包括英特爾代工服務 （IFS） 客戶）提供了一條更快的途徑，使其產品獲得寶貴的能源和性能提升。英特爾在引入業界最關鍵的新技術（如應變硅、Hi-K 金屬柵極和 FinFET）方面有著悠久的歷史，以推動摩爾定律向前發展。隨著 PowerVia 和 RibbonFET 柵極全方位技術的推出，英特爾將繼續在芯片設計和工藝創新方面引領行業。

英特爾表示，PowerVia是第一個為芯片設計人員解決日益增長的互連瓶頸問題。包括人工智能和圖形在內的激增的用例需要更小、更密集、更強大的晶體管來滿足不斷增長的計算需求。今天和過去幾十年，晶體管架構內的電源和信號線一直在爭奪相同的資源。通過將兩者分開，芯片可以提高性能和能源效率，并為客戶提供更好的結果。背面供電對于晶體管縮放至關重要，使芯片設計人員能夠在不犧牲資源的情況下提高晶體管密度，從而提供比以往更高的功率和性能。

英特爾 20A 和英特爾 18A 將同時推出 PowerVia 背面電源技術和RibbonFET全方位技術。作為一種為晶體管供電的全新方式，背面電源的實施給散熱和調試設計帶來了新的挑戰。

通過將PowerVia的開發與RibbonFET分離，英特爾可以迅速解決這些挑戰，以確保準備好在基于英特爾20A和18A工藝節點的硅中實施。英特爾工程師開發了緩解技術，以防止熱量成為問題。調試小組也開發了新的技術，以確保新的設計結構能夠被適當地消除錯誤。因此，測試的實施提供了堅實的良率和可靠性指標，同時在加入新的RibbonFET架構之前就已經展示了該技術的內在價值主張。

在VLSI期間發表的第三篇論文中，英特爾技術專家Mauro Kobrinsky將解釋對部署PowerVia的更先進方法的研究，例如在晶圓的正面或背面實現信號和供電。將PowerVia帶給領先的業界客戶，并在未來繼續創新，這與英特爾在不斷創新的同時率先將新的半導體創新推向市場的悠久歷史是一致的。