圖騰柱功率系數校正電路一直是個構想，許多工程師都在尋找能夠有效實現這一構想的技術。如今，人們發現 SiC FET 是能讓該拓撲結構發揮最大優勢的理想開關。了解應對方式。

這篇博客文章最初由 United Silicon Carbide (UnitedSiC) 發布，該公司于 2021 年 11 月加入 Qorvo 大家庭。UnitedSiC 是一家領先的碳化硅 (SiC) 功率半導體制造商，它的加入促使 Qorvo 將業務擴展到電動汽車 (EV)、工業電源、電路保護、可再生能源和數據中心電源等快速增長的市場。

我們不知道是誰創造了 “無橋圖騰柱功率系數校正級” 這個術語，但這肯定誕生于某個奇思妙想、靈感迸發的時刻。在 AC/DC 電源中，該電路可實現功率系數校正，同時因為無需使用交流線路橋式整流器，可在低壓線路中有效地提高多達 2% 的效率。下面我們將進一步研究，并將其簡稱為 “TPPFC”，以精簡篇幅。

TPPFC 架構于 2011 年前后首次得到證實，通過使用理想開關和低損耗磁性元件，理論上該電路可達到 100% 的效率。不過這是一個超前想法，因為到目前為止，用于制造高頻升壓開關的半導體仍然不夠理想。問題是要在傳導損耗和開關損耗之間進行權衡，為降低導通電阻和傳導損耗，我們需要擴大有效晶粒面積，但這會提高器件電容和動態損耗。另一個問題是，TPPFC 必須在中等功率水平以上的 “硬開關” 連續導通模式下運行，以保持峰值電流可控，且這需要恢復開關體二極管中存儲的電荷。當使用硅 MOSFET 時，電荷相當大，由此產生的耗散也很高，使得任何小小的凈增益對電路來說意義都不大，尤其是還需要考慮開關驅動和控制的成本和復雜性。

使用寬帶隙半導體有助于我們實現目標

盡管 2% 的理論效率增益非常具有吸引力，但 “80+Titanium 標準” 等服務器效率標準要求在 230VAC 和 50% 負載下，AC/DC 電源的端對端總損耗僅為 4%。

圖 4：Si/SiC 共源共柵

由于通常 2% 要分配給 AC 前端，所以必須使用新技術來重新改進 TPPFC，以提高其性能，而隨著寬帶隙開關的發展，這一情況發生了改變。碳化硅和氮化鎵都是備選的技術，與硅相比，SiC MOSFET 的反向恢復電流降低了 80%，而 GaN 則沒有反向恢復電流。此外，它們的輸出電容也比硅 MOSFET 更低，因為在相同電壓等級下，WBG 晶粒通常比硅晶粒更小。這歸功于 WBG 材料具有更高的臨界電場，在處理相同峰值電壓時所需的電壓支撐區域更薄，且摻雜也更高，因此具有更低的導通電阻。SiC 和 GaN 的低損耗優勢可歸結為品質因數RDS(on)x A 和 RDS(on)x EOSS，前者表示導通電阻與晶粒面積之間的權衡，而后者則表示導通電阻與輸出電容導致的開關損耗之間的權衡。

WBG 器件讓 TPPFC 級的實現成為可能，相關電路目前已經普及，但也并未十全十美，因為 SiC 和 GaN 的那些顯著優勢也隱藏著一些實際問題。不可否認，SiC MOSFET 的恢復電荷較低，但體二極管的正向壓降卻非常高，這樣就會增加一些額外損耗。此外，柵極驅動對閾值遲滯和可變性比較敏感，且為實現全面提升所需使用的高電壓也非常接近絕對最大值，這非常危險。相反，GaN 器件具有較低的柵極電壓閾值，因此在開關瞬變時可能存在雜散和災難性導通的風險。這可以通過將關斷驅動電壓設為負值來緩解，但會導致器件在通道增強之前的反向傳導過程中，產生非常高的壓降，從而增加損耗。并且 GaN 的成本仍相對較高。

不過，我們還有另一種選擇，即半導體制造商在數十年前就知道的 “共源共柵” 技術，該技術將高電壓開關與低電壓開關組合在一起，以實現傳導損耗和開關損耗優勢。在使用了寬帶隙的產品中，將常開 SiC JFET 與低電壓硅 MOSFET 相搭配，可得到一個具有非臨界柵極驅動、低損耗體二極管以及 WBG 器件所有優勢的常閉器件。UnitedSiC 提供的 “SiC FET” 采用這種設計思路，實現了非常快的開關速度，以及小巧的晶粒尺寸，從而實現低電容和低動態損耗。JFET 可以有效地設置傳導損耗，即使采用較小尺寸的晶粒，其簡單的垂直結構也可以實現較低的導通電阻。下圖中的品質因數很好地證明了其優勢。圖 1顯示了750V SiC FET與650V SiC MOSFET 的比較情況。

圖 1：在關鍵品質因數方面，SiC FET 優于 SiC MOSFET

圖騰柱 PFC 電路中的 SiC FET 不僅可以獲得預期的效率增益，而且還非常易于實施。可以說，拓撲結構和 SiC FET 開關的組合就是 “圖騰”，即最佳可實現電路的象征。