色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

后摩爾時代的Chiplet D2D解決方案

芯耀輝科技 ? 來源:芯耀輝科技 ? 2023-06-26 14:24 ? 次閱讀

摘要:在后摩爾時代,集成電路設計理念正向Chiplet架構轉變。本文從D2D接口IP設計,D2D封裝和D2D測試三個方面介紹了Chiplet D2D的解決方案,并給出了采用此解決方案的XSR 112G D2D的測試結果。

1.后摩爾時代向Chiplet的戰略轉變

當前摩爾定律逐步趨向物理極限,半導體行業正在發生重大的戰略轉變。基于Chiplet架構的芯片設計理念逐漸成為行業主流。這一戰略轉變的驅動因素主要有以下幾種:

1)單芯片的尺寸變得太大,無法制造;

2)充分利用已有KGD(Known Good Die)芯片實現復雜功能芯片,可以減少設計周期和成本,并提高良率。

在這些驅動因素下,整個Chiplet行業在2031年有望達到471.9億美元[1],如圖1所示,Chiplet市場在2021~2031十年期年復合增長率保持36.4%;其中實現Die to Die(D2D)互連的接口IP市場在2026達到3.24億美元[2],D2D IP市場在2021~2026五年期年復合增長率高達50%,如下圖2所示。

6fc0c740-13e7-11ee-962d-dac502259ad0.png

圖1 Chiplet市場

6fcaea04-13e7-11ee-962d-dac502259ad0.png

圖2 D2D IP市場趨勢

Chiplet應用場景主要分兩種,第一種是將同工藝大芯片分割成多個小芯片,然后通過接口IP互連在一起實現算力堆疊;第二種是將不同工藝不同功能的芯片通過接口IP互連并封裝在一起實現異構集成,如圖3所示。算力堆疊主要應用于CPU、TPU和AI芯片等,對接口IP的要求是低延遲和低誤碼率,通常采用并行接口IP。異構集成,主要應用于CPU、FPGA通信芯片等,對接口IP的要求是標準化,兼容性,可移植性和生態系統等,通常采用串行接口IP。

6fd58d38-13e7-11ee-962d-dac502259ad0.png

圖3 典型應用場景

為了便于組裝不同供應商開發的芯粒,需要標準化的芯粒間互連標準,行業聯盟已共同定義出多種芯粒互連標準,如XSR,BoW,OpenHBI,UCIe等。它們的主要性能指標如圖4所示。其中,XSR采用差分串行結構,目前最高速率達112Gbps,可用于異構集成連接IO die;后3種采用單端并行結構,目前最高速率是UCIe的32Gbps, 同時它還定義了完整的協議層,繼承了CXL和PCIe的生態優勢,可用于算力堆疊中計算IP間的互連。

6fe72b56-13e7-11ee-962d-dac502259ad0.png

圖4 主流D2D的關鍵指標

完整的D2D解決方案包括:D2D接口IP設計、D2D封裝設計和D2D測試,下面分別做詳細介紹。

2.D2D接口IP設計解決方案

D2D接口IP由物理層(PHY)和控制器組成,如下圖5所示。物理層PHY是封裝介質的電氣接口。從分層結構上分為模擬PHY和數字PHY,模擬PHY包括電氣AFE(發射器、接收器)以及邊帶信道,可實現兩個晶粒之間的參數交換和協商。數字PHY包括鏈路初始化、訓練和校準算法以及測試和修復功能。從接口類型上分并行接口和串行接口。

控制器由鏈路層(Link layer)和邏輯物理層(Physical Layer Logical)。鏈路層負責上層協議接口適配,協議仲裁和協商,以及基于 CRC,可選的FEC(Forward Error Correction)和重傳機制來確保鏈路可靠地傳輸數據;邏輯物理層負責鏈路訓練和管理功能以及具體的PHY適配(比如加擾,解擾,塊對齊,OS插入和提取等)。在鏈路初始化時,邏輯物理層會等待 PHY 完成鏈路初始化,通過鏈路狀態機進入工作模式。鏈路層會通過協商確定使用哪個協議(如果實施了多個協議)。控制器向上支持CXS、AXI、FDI(Filt aware D2D interface)接口來支持PCIe、CXL、UCIe以及SOC和RAW協議層;向下兼容RDI(Raw D2D interface)和PIPE接口來適配不同的物理電氣層[3][4][5]。

下面分別介紹一下并口和串口的D2D PHY架構。

700e2be8-13e7-11ee-962d-dac502259ad0.png

圖5 D2D分層架構

2.1 并口D2D PHY架構

為了滿足低延遲,高能效,低誤碼率要求,物理層接口采用單端并口傳輸,使用2.5D封裝形式。并口D2D物理層結構如圖6所示:

701d21a2-13e7-11ee-962d-dac502259ad0.png

圖6 并口D2D PHY系統框架

并口物理層模擬部分包括4個LM(Lane module),每個LM數據位寬為單向16bit,共64bit。可以根據所需帶寬靈活配置LM數目。每個LM還可以配置1~2個Slicer用于Filt Header或CRC校驗。每Lane具備高精度和高解析度自校準延遲線,RX線性連續時間均衡器(CTLE)和DFE均衡器以實現高速性能,并根據走線長度可關閉DFE均衡器,以降低功耗。

并口物理層數字部分包括的功能塊有RDI_TX/RX_MAP實現RDI接口到LM的映射;SPU(Sideband Process Unit)/TFSM(Train FSM)/LSM(Link SM)實現PHY啟動,Lane修復/反轉,TX/RX訓練,VREF訓練,眼圖訓練,自適應,鏈路狀態管理,鏈路雙方配置等功能。

芯耀輝實現的并口物理層采用DDR模式傳輸數據,數據率為16Gbps,符合UCIe和CCITA發布的《小芯片接口總線技術要求》標準;使用Forward clock模式簡化接收端設計,可以減小延遲,降低功耗;延遲時間從本端FDI到對端FDI小于2ns;能效0.5~1pJ/bit。

2.2串口D2D PHY架構

為了滿足高帶寬,較長距傳輸,較低封裝成本的要求,物理層接口采用差分串口傳輸,使用2D substrate封裝形式。串口D2D物理層結構如下圖7所示:

702c3e12-13e7-11ee-962d-dac502259ad0.png

圖7 串口D2D PHY架構

串口物理層模擬部分包括8通道Analog Lane,每通道由TX和RX組成,可實現雙向8通道全雙工差分信號傳輸,兼容NRZ和PAM4信令,數據率覆蓋2.5~112Gbps[6]。為適應較差的信道,TX采用3 Taps FFE均衡器,RX采用線性均衡器。為了優化延遲,時鐘架構可采用Forward clock架構。為了優化功耗,每個通道可獨立開關,獨立運行。

串口物理層數字部分包括PMA Digital Control和PHY處理單元(PPU)。主要實現PHY上下電時序控制;上電時TX/RX校準、自適應算法及順序控制;正常運行時,實時自適應校準;內建測試邏輯控制等功能。

芯耀輝實現的串口物理層兼容CEI-112G-XSR協議,最高速率達112Gbps,可均衡通道損耗達-10dB,帶寬線密度約1Tbps/mm,能效1.5pJ/bit,延遲時間小于6ns,誤碼率小于1e-15。

3.D2D封裝方案

適合D2D的封裝類型包括傳統的2D有機基板(Substrate),先進2.5D封裝(RDL Fanout和Silicon Interposer)及3D封裝(Hybrid Bonding)。具體選用那種封裝類型,需綜合考慮IO數量,IO密度,數據率,成本,復雜度和接口類型等因素,如圖8所示[7]。通常對于高速串行接口,數據率越高,IO數量越少,IO密度越低,復雜度和成本也越低,建議采用2D或者RDL Fanout 2.5D封裝類型。對于高密度并行接口,數據率越低,IO數量越多,IO密度越高,復雜度和成本也越高,建議采用2.5D或者3D封裝類型。

703fec32-13e7-11ee-962d-dac502259ad0.png

圖8 D2D封裝類型選擇

考慮到出Pin密度,電源Drop,信號完整性,減小基板層數,降低成本等因素。Bump map和互連走線采用如圖9所示結構[2]。圖中TX信號bump和RX信號bump分開單獨放一起,可以方便對端Die的互連,減小走線間Cross talk;兩個Die之間bump采用相隔近的與相隔近的互連,相隔遠的與相隔遠的互連,可以減少基板疊層,減小信號走線間交疊,從而減少成本,提高信號完整性。但這樣會造成線與線間延遲時間的輕微差別,可以通過Die內Deskew功能去除。從信號完整性角度來看,還需要考慮Bump阻抗不連續,Via阻抗不連續,走線阻抗不連續和噪聲耦合等問題。

7057926a-13e7-11ee-962d-dac502259ad0.png

圖9 Bump map方案

封裝設計好后,需要抽取S參數,并利用IBIS-AMI模型驗證信號質量。能建模IBIS-AMI并驗證走線S參數的工具有很多,它們中大部分都提供了自動化IBIS-AMI建模流程,可以基于圖形界面設計[8]。如圖10和圖11所示,用戶可以使用軟件內建的常用算法模型,來快速對TX的FFE去加重預加重均衡和模擬輸出(AnalogOut)以及RX的模擬輸入(AnalogIn),CTLE連續時間線性均衡,AGC自動增益放大, DFE自適應判決反饋均衡和CDR時鐘恢復等進行建模,既可設置為NRZ模式也可設置為PAM4模式,而且內建的Channel模型可以很方便調用Touchstone格式的通道S參數。

圖10中,Channel調用的通道S參數為-10dB@28GHz;TX設置為NRZ模式,數據率為56Gbps,擺幅為500mV,輸入信號為PRBS31,FFE均衡不使能;RX 設置CTLE gain-boost從0dB到-10dB,AGC增益設置為1,DFE不使能,CDR使能。仿真得到的眼高175mV,眼寬15.76ps,COM為15.7dB。圖11中,將設置改為PAM4模式,數據率為112Gbps,輸入信號為QPRBS13,其它不變的情況下。仿真得到的眼圖的三個眼高基本一致為40mV,眼的線性度RLM為99.8%。

707ea1ac-13e7-11ee-962d-dac502259ad0.png

圖10

用IBIS-AMI模型進行NRZ信號通道分析

70a9835e-13e7-11ee-962d-dac502259ad0.png

圖11

用IBIS-AMI模型進行PAM4信號通道分析

4.D2D測試方案

以串口D2D為例。為了全面測試和debug數據鏈路,D2D接口IP在設計時,需考慮全面的環回測試路徑,如圖12所示。數據通路測試路徑包括:數字側近端環回路徑A:本端數字部分內環測試;模擬側近端環回路徑B:本端模擬部分內環測試;模擬側遠端環回路徑C:對端模擬部分外環測試;數字側遠端環回路徑D:對端數字部分外環測試。時鐘通路測試路徑包括:時鐘近端環回路徑E:本端發送時鐘至接收時鐘的環回測試;時鐘遠端環回路徑F:對端接收時鐘至發送時鐘的環回測試。

70c21946-13e7-11ee-962d-dac502259ad0.png

圖12 環回測試模式

由于D2D高速引腳一般封裝在Package內,不引出。這樣對D2D IP的測試造成了一定的不方便。因此,測試方案和Package設計都需要特殊考慮。如圖13所示[9][10],測試需要2個Die(Octal Macro)實現TX到RX的環回測試。為了驗證D2D IP能過不同的通道損耗,通道損耗設計為1dB~10dB@28GHz。為了真實測試出D2D IP的性能,需要對從PCB連接器處到封裝基板的走線做去嵌處理。

70cc75c6-13e7-11ee-962d-dac502259ad0.png

圖13

D2D test setup and package view

采用以上測試方案,通道損耗為-10dB@28GHz時,芯耀輝設計的112G 串口D2D 樣片TX輸出的測試結果如圖14所示。圖中56G-NRZ測試采用PRBS31碼型,眼高為363mV,Rj為345fs(rms);56G-PAM4測試采用QPRBS13碼型,三個眼高從上到下分別為224.6mV,235.6mV,229.0mV,RLM=97.7%;112G-PAM4測試采用QPRBS13碼型,三個眼高從上到下分別為為99mV,109.2mV,97mV,RLM=95.3%。測試結果滿足CEI-112G-XSR協議要求。

70e435e4-13e7-11ee-962d-dac502259ad0.png

圖14XSR D2D TX測試結果

5.結束語

多晶粒Chiplet已成為芯片設計行業主流系統方案,D2D接口規范為設計人員帶來了極具競爭力的性能優勢,包括高能效 (pJ/b),高帶寬線密度 (Tbps/mm) 和低延遲 (ns),支持主流IO協議以及任何用戶定義的協議,支持多種封裝類型。本文從接口IP設計到封裝設計再到測試方案,詳細介紹了Chiplet D2D解決方案。參照此方案可輕松實現多晶粒系統互連。

2022年4月,芯耀輝作為首批會員加入了UCIe組織,推出支持UCIe協議且兼容多樣化D2D和C2C場景的“并口D2D PHY IP”以及高能效比和高寬帶利用率的“串口112G D2D SerDes PHY IP”的完整D2D解決方案,如圖15所示。同年10月,芯耀輝承接了國家科技部重點研發專項,作為國家隊成員著力推動國內Chiplet標準CCITA的產業化落地。公司一直專注于高速接口IP領域,積累了豐富的經驗和技術能力,已經為客戶提供了5G、數據中心網絡交換機等相關芯片IP產品,率先實現了市場客戶的量產。隨著產業進一步的發展,以及相關的下游的封裝等一些技術的成熟,Chiplet在國內的發展前景可期。

70ffd538-13e7-11ee-962d-dac502259ad0.png

圖15 芯耀輝完整IP解決方案

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 封裝
    +關注

    關注

    126

    文章

    7874

    瀏覽量

    142897
  • IP
    IP
    +關注

    關注

    5

    文章

    1703

    瀏覽量

    149510
  • chiplet
    +關注

    關注

    6

    文章

    431

    瀏覽量

    12585

原文標題:特刊收錄丨后摩爾時代的Chiplet D2D解決方案

文章出處:【微信號:AkroStar-Tech,微信公眾號:芯耀輝科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    對話郝沁汾:牽頭制定中國與IEEE Chiplet技術標準,終極目標“讓天下沒有難設計的芯片”

    增加更多晶體管變得愈發困難,成本大幅攀升,業界不得不探索其他技術路線。 作為當今“摩爾時代”的芯片設計技術, Chiplet(芯粒、小芯片) 應運而生。與傳統 SoC 芯片設計方法不同,Ch
    的頭像 發表于 12-10 14:35 ?224次閱讀
    對話郝沁汾:牽頭制定中國與IEEE <b class='flag-5'>Chiplet</b>技術標準,終極目標“讓天下沒有難設計的芯片”

    高帶寬Chiplet互連的技術、挑戰與解決方案

    需求,業界采用了基于Chiplet的設計方法,將較大系統分解為更小、更易于管理的組件,這些組件可以分別制造并通過先進封裝技術進行集成[1]。 先進封裝技術 先進封裝技術可以大致分為2D、2.5D和3
    的頭像 發表于 12-06 09:14 ?205次閱讀
    高帶寬<b class='flag-5'>Chiplet</b>互連的技術、挑戰與<b class='flag-5'>解決方案</b>

    回顧:奇異摩爾@ ISCAS 2024 :聚焦互聯技術與創新實踐

    chiplet interface circuit 研究工作組 (CIC-SG) 成員,進行了《Design Considerations on Die-to-Die Interconnect in Advanced Package》為主題的技術報告,分享了“先進封裝中的 D2
    的頭像 發表于 11-05 18:29 ?473次閱讀
    回顧:奇異<b class='flag-5'>摩爾</b>@ ISCAS 2024 :聚焦互聯技術與創新實踐

    高密度互連,引爆摩爾技術革命

    領域中正成為新的創新焦點,引領著超集成高密度互連技術的飛躍。通過持續的技術創新實現高密度互連,將是推動先進封裝技術在后摩爾時代跨越發展的關鍵所在。
    的頭像 發表于 10-18 17:57 ?259次閱讀
    高密度互連,引爆<b class='flag-5'>后</b><b class='flag-5'>摩爾</b>技術革命

    UCIe規范引領Chiplet技術革新,新思科技發布40G UCIe IP解決方案

    了近3倍,算力提升了6倍,這背后離不開Chiplet(小芯片)設計方案的引入。Chiplet技術,作為“摩爾定律
    的頭像 發表于 10-16 14:08 ?369次閱讀

    智原科技與奇異摩爾2.5D封裝平臺量產

    近日,ASIC設計服務暨IP研發銷售廠商智原科技(Faraday Technology Corporation)與AI網絡全棧式互聯產品及解決方案提供商奇異摩爾宣布,雙方共同合作的2.5D封裝平臺已成功邁入量產階段。
    的頭像 發表于 10-14 16:43 ?402次閱讀

    高算力AI芯片主張“超越摩爾”,Chiplet與先進封裝技術迎百家爭鳴時代

    越來越差。在這種情況下,超越摩爾逐漸成為打造高算力芯片的主流技術。 ? 超越摩爾摩爾定律時代三大技術路線之一,強調利用層堆疊和高速接口技
    的頭像 發表于 09-04 01:16 ?3261次閱讀
    高算力AI芯片主張“超越<b class='flag-5'>摩爾</b>”,<b class='flag-5'>Chiplet</b>與先進封裝技術迎百家爭鳴<b class='flag-5'>時代</b>

    創新型Chiplet異構集成模式,為不同場景提供低成本、高靈活解決方案

    顆是原生支持Transformer全系算子的AI Chiplet“大熊星座”。 ? Chiplet 集成模式提供低成本、高靈活解決方案 ? 隨著摩爾定律逐步放緩以及先進封裝等技術的發展
    的頭像 發表于 08-19 00:02 ?3336次閱讀

    剖析 Chiplet 時代的布局規劃演進

    3D-IC和Chiplet設計所帶來的挑戰及其對物理布局工具的影響,并討論EDA(電子設計自動化)供應商如何應對這些挑戰。 Part 1 3D-IC 和異構芯片出現對設計帶來的影響 3D
    的頭像 發表于 08-06 16:37 ?365次閱讀
    剖析 <b class='flag-5'>Chiplet</b> <b class='flag-5'>時代</b>的布局規劃演進

    西門子EDA創新解決方案確保Chiplet設計的成功應用

    這些要求,因此,多芯片集成(如Chiplet設計)成為了一種新的趨勢。 ? Chiplet設計 帶來的挑戰及行業解決方案 Chiplet設計帶來了許多優勢,同時也帶來了眾多新的挑戰。這
    的頭像 發表于 07-24 17:13 ?589次閱讀

    廣東3D掃描鈑金件外觀尺寸測量3D偏差檢測對比解決方案CASAIM

    3D掃描
    中科院廣州電子
    發布于 :2024年07月22日 16:13:45

    Teledyne e2v公司和Airy3D公司合作,提供更實惠的3D視覺解決方案

    來源:半導體芯科技編譯 Teledyne e2v 是 Teledyne Technologies 的子公司,也是成像解決方案的全球創新者,它很高興地宣布與領先的 3D 視覺解決方案提供
    的頭像 發表于 05-11 10:12 ?400次閱讀
    Teledyne e<b class='flag-5'>2</b>v公司和Airy3<b class='flag-5'>D</b>公司合作,提供更實惠的3<b class='flag-5'>D</b>視覺<b class='flag-5'>解決方案</b>

    高精度納米級壓電位移平臺“PIEZOCONCEPT”!

    高精度納米級壓電位移平臺“PIEZOCONCEPT”半導體界摩爾時代的手術刀!第三代半導體是摩爾時代實現芯片性能突破的核心技術之一,優越性能和廣泛的下游應用使相關廠商存在良好發展前
    的頭像 發表于 01-26 08:16 ?734次閱讀
    高精度納米級壓電位移平臺“PIEZOCONCEPT”!

    Chiplet技術對英特爾和臺積電有哪些影響呢?

    Chiplet,又稱芯片堆疊,是一種模塊化的半導體設計和制造方法。由于集成電路(IC)設計的復雜性不斷增加、摩爾定律的挑戰以及多樣化的應用需求,Chiplet技術應運而生。
    的頭像 發表于 01-23 10:49 ?912次閱讀
    <b class='flag-5'>Chiplet</b>技術對英特爾和臺積電有哪些影響呢?

    2023年Chiplet發展進入新階段,半導體封測、IP企業多次融資

    電子發燒友網報道(文/劉靜)半導體行業進入“摩爾時代”,Chiplet新技術成為突破芯片算力和集成度瓶頸的關鍵。隨著技術的不斷進步,先進封裝、IC載板、半導體IP等環節廠商有望不斷獲益
    的頭像 發表于 01-17 01:18 ?2158次閱讀
    2023年<b class='flag-5'>Chiplet</b>發展進入新階段,半導體封測、IP企業多次融資
    主站蜘蛛池模板: 日韩午夜欧美精品一二三四区| 韩国无遮羞禁动漫在线观看96| 国产亚洲精品久久久无码狼牙套| 欧美在线看费视频在线| 我要色导航| 2019精品国产品在线不卡| 高h原耽肉汁动漫视频| 久久久久婷婷国产综合青草| 日本高清二区| 中文国产在线观看| 国产成人精品综合在线观看| 快播看黄片| 学生精品国产在线视频| yellow免费观看在线| 精品四虎国产在免费观看| 日韩人妻无码精品久久中文字幕| 伊人久久大香线蕉观看| 国产精品无需播放器| 人妻洗澡被强公日日澡| 91福利在线观看| 快播最新电影网站| 夜夜躁日日躁狠狠| 果冻传媒在线观看资源七夕| 日本视频中文字幕一区二区 | 把腿张开再深点好爽宝贝| 快播金瓶梅| 2019午夜福合集不打码| 久久精品伊人| 中文字幕人成乱码熟女APP| 久久国产精品二区99| 亚洲日本激情| 好大的太粗好深BL| 亚洲精品第一页| 狠狠色狠色综合曰曰| 亚洲福利区| 久久99蜜桃精品麻豆| 一本大道手机在线看| 久久99影院| 69夫妻交友网| 欧美精品一区二区三区视频| 91精品国产色综合久久不|