Q1
在Vivado或其他綜合工具（如Synplify）上，綜合階段需要添加什么約束呢？
A: Vivado綜合默認是timing driven模式，除了IO管腳等物理約束，建議添加必要的時序約束，有利于綜合邏輯的優(yōu)化，同時綜合后的design里面可以評估時序。
Q2
如果綜合只是翻譯成網(wǎng)表過程，那么這些約束又有什么用呢？用來優(yōu)化網(wǎng)表結構嗎？
A: 所謂timing driven，時序約束的有無會對網(wǎng)表產(chǎn)生影響，幫助工具盡可能朝著設定的performance優(yōu)化網(wǎng)表。
Q3
我現(xiàn)在用的Synplify的edf ，這個edf 沒有加什么約束。
在VIVADO下，EDF 作為頂層是直接跳過綜合階段的，那么就沒有優(yōu)化的過程了，這樣做實際效果就會大打折扣，我這樣理解沒錯吧?
A: Synplify綜合階段可以讀入sdc的，對綜合后的網(wǎng)表也有驅動作用，具體請參考synopsys文檔。
從Vivado流程來說，EDF在綜合階段是作為黑盒子，在implementation階段與其他模塊做link，如果添加了時序約束，對EDF這部分邏輯是不影響的，但剩余部分邏輯依然起作用。當然，如果你的頂層就以EDF形式輸入，那就沒有綜合的步驟，直接在impl階段讀入約束。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Vivado
+關注
關注
19文章
820瀏覽量
67514
原文標題：【Vivado那些事兒】Vivado 綜合階段什么約束生效？
文章出處：【微信號：Open_FPGA，微信公眾號：OpenFPGA】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
Xilinx FPGA案例學習之Vivado設計綜合約束
在 Flow Navigator 中點擊設置, 然后選擇Synthesis,或者 selectFlow Settings Synthesis Settings。 如圖1所示： 1、綜合約束 在設置
Vivado開發(fā)技巧：綜合策略與合適的編譯順序
綜合（Synthesis）是指將RTL設計轉換為門級描述。Vivado開發(fā)套件中的綜合工具是一款時序驅動型、專為內存使用率和性能優(yōu)化的綜合工具，支持System Verilog 201
VIVADO時序約束及STA基礎
時序約束的目的就是告訴工具當前的時序狀態(tài)，以讓工具盡量優(yōu)化時序并給出詳細的分析報告。一般在行為仿真后、綜合前即創(chuàng)建基本的時序約束。Vivado使用SDC基礎上的XDC腳本以文本形式
一文詳解Vivado時序約束
Vivado的時序約束是保存在xdc文件中，添加或創(chuàng)建設計的工程源文件后，需要創(chuàng)建xdc文件設置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束
vivado約束參考文檔
（約束指令介紹）UG904 - Vivado Design Suite User Guide -Implementation UG906- Vivado Design Suite User Guide
發(fā)表于 09-26 15:35
ISE約束導入vivado總共分幾步
最近有些朋友在ISE中做的V7項目需要切換到vivado來，但導入代碼后，導入約束時，發(fā)現(xiàn)vivado不再支持UCF文件，如果手抄UCF約束到 VI
發(fā)表于 03-24 13:54
?9012次閱讀
Vivado綜合引擎的增量綜合流程
從 Vivado 2019.1 版本開始，Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設計變化較小時減少總的綜合運行時間。
發(fā)表于 07-21 11:02
?1791次閱讀
Vivado進行時序約束的兩種方式
上面我們講的都是xdc文件的方式進行時序約束，Vivado中還提供了兩種圖形界面的方式，幫我們進行時序約束：時序約束編輯器（Edit Timing Constraints ）和時序
Vivado中XDC文件的約束順序
很對人在使用Vivado時喜歡使用多個約束文件對整個工程進行約束，同時Vivado允許設計者使用一個或多個約束文件。雖然使用一個
vivado多時鐘周期約束set_multicycle_path使用
Vivado下set_multicycle_path的使用說明 vivado下多周期路徑約束（set_multicycle_path）的使用，set_multicycle_path一般...
發(fā)表于 12-20 19:12
?1次下載
Vivado設計約束功能概述
XDC約束可以用一個或多個XDC文件，也可以用Tcl腳本實現(xiàn)；XDC文件或Tcl腳本都要加入到工程的某個約束集（set）中；雖然一個約束集可以同時添加兩種類型約束，但是Tcl腳本不受
如何在Vivado中添加時序約束呢？
今天介紹一下，如何在Vivado中添加時序約束，Vivado添加約束的方法有3種：xdc文件、時序約束向導（Constraints Wiza
Vivado的Implementation階段約束報警告？
幫到不經(jīng)常看群消息的小伙伴，另一方面也算是我們的技術積累。 Q：Vivado的Implementation階段約束報警告？ ? [Vivado?12-627]?No?clocks?ma
Vivado Design Suite用戶指南：使用約束
電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南：使用約束.pdf》資料免費下載
發(fā)表于 09-13 15:48
?2次下載
Vivado使用小技巧
后的約束在之前版本中已存在，那么Vivado會給出警告信息，顯示這些約束會覆蓋之前已有的約束；如果是新增約束，那么就會直接
工商網(wǎng)監(jiān)
評論