ADRV9009接收鏈路數字濾波器解讀(100MHz帶寬)

ADRV9009接收鏈路組成按照信號流向依次為：模擬正交混頻（調制與解調）、TIA（跨導放大器）、ADC、第一級抽取、第二級抽取、可編程FIR濾波器（可抽?。⒄恍Ｕ?、直流校正、直流增益、中頻變換；

模擬正交混頻（解調）：

正交混頻每通道包含兩個混頻器和一個正交本振信號，9009中RX1/2、TX1/2共用一個本振產生器，所以只能實現TDD模式，無法實現FDD模式；本振信號由9009內部的PLL以外部參考時鐘為基準頻率綜合而來，本振信號的關鍵指標“相位噪聲”會對發射調制信號的EVM和接收機的性能有重大影響，硬件上設計中需要外部參考時鐘的信號質量（相位噪聲等），另外一個重要的點是零中頻正交解調后I/Q支路的信號的基帶帶寬只有實信號的一半。關于正交調制解調的更多分析不在本文范圍內。

100MHz信號帶寬案例（采樣率：1966.08MHz）

重點：抽取與抗混疊

采樣系統都必須滿足奈奎斯特采樣定理（即采樣率必須大于等于信號帶寬的兩倍）；而工程中一般保持最小約2.5倍的關系，9009中也基本滿足這個關系；經過R倍抽取過程后，采樣數據多能承載的最大信號帶寬（fs/2）將相應的降低 R倍，抽取后的fs/2與信號帶寬越接近，該抽取濾波器的過渡帶就要越窄（要保證帶外抑制度則需要更高的階數），所以一般越后級的抽取濾波器階數越高。

第一級抽?。―EC5倍/半帶4倍抽?。?/h1>

第一級抽取系數根據信號帶寬參數將選擇5倍抽取或者4倍抽取

5倍抽取：

• 因是1/5抽取，故無法使用半帶濾波器，從系數情況來看DEC5應該是一個FIR濾波器；
• 直接進行5倍抽取，為能有效抗混疊，使用了一個較高的33階濾波器；
• DEC5從分析來看應該是在信號帶寬為100~200MHz之間的某些值時使用，如150MHz；

DEC5=[0.002197, 0.004272, 0.006836, 0.008789, 0.008545, 0.003418, -0.004639, -0.015381, -0.025512, -0.029785, -0.022461, -0.002441,... 
0.03125, 0.074707, 0.119141, 0.155396, 0.176758, 0.176758, 0.155396, 0.119141, 0.074707, 0.03125, -0.002441, -0.022461, -0.029785,... 
-0.025512, -0.015381, -0.004639, 0.003418, 0.008545, 0.008789, 0.006836, 0.004272, 0.002197];
freqz(DEC5);title('DEC5抽取濾波器響應-33階');
annotation('rectangle',[.13 .6 .07 .3],'Color','red');%[x y w h]

%% 1.0代表的頻率為Fs/10(即Fs/5/2)，

4倍抽?。簝杉塇B

• 4倍抽取使用兩級HB半帶濾波器級聯實現；
• 第一級HB濾波器為8階，而第二級HB濾波器為18階；
• 第一級HB濾波器輸入的采樣率最高（Fs=1966.08MHz），案列中I/Q支路基帶信號帶寬為50MHz，故可以較低的濾波器階數（對滾降要求較低）實現抽取濾波而不混疊；
• 此案例中第一級濾波器的通帶約0.23歸一化頻率（約230MHz），DC~100MHz帶內平坦度0.2dB；
• 混疊說明：9009為實現最大200MHz帶寬，該HB濾波器需要有效阻止DC100MHz以外的信號在抽取后混疊到帶內，2倍抽取中混疊將使0.51.0頻率部分的信號混疊進入0.50（即沿0.5對折的關系），該濾波器實際可以有效阻止0.771.0處的混疊到0.230區間（注意前后對應關系），而濾波器在0.771.0區間的抑制大于67dBc，基礎消除了混疊的影響，另外0.23~0.77的過度區間一樣也會發生混疊，但是該區間位于信號帶寬之外較遠處，可以由后續的濾波器進行濾除；后續幾級濾波器都可用同樣的分析思路進行分析，將不再一一說明。

RHB3=[-0.01874, -0.04218, 0.050476, 0.293884, 0.439636, 0.293884, 0.050476, -0.04218, -0.01874];
freqz(RHB3);title('RHB3濾波器響應-8階');
annotation('rectangle',[.132 .6 .033 .3],'Color','green');%[x y w h]，案列中信號帶寬
annotation('rectangle',[.13 .6 .075 .3],'Color','red');%[x y w h]，9009最大支持帶寬
annotation('doublearrow',[0.1393 0.1983],[0.8775 0.8751],'Color','red');

• 第二級HB抽取，濾波器階數增加到18階，通帶增加，過渡帶降低，阻帶抑制大于60dBc；
• 此時的輸入數據率已經降低為Fs/2，信號帶寬所占歸一化頻率擴大為DC0.2(即DC50MHz)；
• HB濾波器定義上的通帶為0.32，0.2(即100MHz)的帶內平坦度為0.004dB，因此該濾波器同樣可以保證IQ支路100MHz（實信號200MHz）的抗混疊；
• 原理同上，該濾波器可以有效阻止0.681.0區間信號混疊到0.32DC區間，因此DC0.2的信號帶內不會受到混疊影響，且還留有“安全保護帶”（0.20.32）；

RHB2=[0.003174, 0, -0.01239, 0, 0.03418, 0, -0.08551, 0, 0.310913, 0.5, 0.310913, 0, -0.08551, 0, 0.03418, 0, -0.01239, 0, 0.003174] ;
freqz(RHB2);title('RHB2濾波器響應-18階');
annotation('doublearrow',[0.284 0.1376],[0.8595 0.8643],'Color','red');
annotation('rectangle',[.132 .6 .075 .3],'Color','green');%[x y w h]，案列中I、Q信號帶寬：50MHz
annotation('rectangle',[.13 .6 .15 .3],'Color','red');%[x y w h]，9009最大支持帶寬

第二級抽取（RHB1半帶抽?。?/h1>

• 經過第一級抽取后，數據率降低為Fs/4（信號帶寬不變）；
• 為了避免混疊，第二級抽取濾波器需要比第一級更高的階數，以保證更高的滾降特性（窄的過渡帶）；
• 9009中第二級抽取采用78階HB半帶濾波器，從頻率響應圖中可以看出其過渡帶很窄（不超過0.1的歸一化頻率），滾降速率明顯高于第一級抽取，且帶外抑制達到70dBc；
• 9009配置為200MHz帶寬時該濾波器將被旁路，即不進行抽取濾波；

RHB1=[-0.000122, 0, 0.000244, 0, -0.000488, 0, 0.000854, 0, -0.001221, 0, 0.001831, 0, -0.002502, 0, 0.003479, 0,...  
-0.004700, 0, 0.006287, 0, -0.008179, 0, 0.010620, 0, -0.013611, 0, 0.017578, 0, -0.022766, 0, 0.030029, 0, -0.040955, 0, 0.059998, 0,...  
-0.103027, 0, 0.313721, 0.493652, 0.313721, 0, -0.103027, 0, 0.059998, 0, -0.040955, 0, 0.030029, 0, -0.022766, 0, 0.017578, 0, -0.013611,... 
0, 0.010620, 0, -0.008179, 0, 0.006287, 0, -0.004700, 0, 0.003479, 0, -0.002502, 0, 0.001831, 0, -0.001221, 0, 0.000854, 0, -0.000488, 0,... 
0.000244, 0, -0.000122];
freqz(RHB1);title('RHB1濾波器響應');
annotation('rectangle',[.132 .6 .15 .3],'Color','green');%[x y w h]，案列中I、Q信號帶寬：50MHZ

第三級抽?。?a target="_blank">RFIR可編程FIR濾波器）

• RFIR濾波器支持1、2、4倍抽取，或者旁路。

• 使用RFIR以補償模擬TIA低通濾波器的頻響衰減。

• RFIR可以使用24、48或72階，IQ輸出數據率越低則濾波器階數越高，輸出數據率越低RFIR的抽取率越大，為了抗混疊，濾波器階數要相應增加；

• RFIR具有可編程增益：+6 dB, 0 dB, ?6 dB, or ?12 dB；

• PFIR濾波器的系數是可以通過API接口進行在線參數配置的，而前面的其他濾波器則都是固定濾波器系數，PFIR的濾波器系數來自ADI的配置工具，由其根據用戶輸入的帶寬、采樣率等信息的計算后生成濾波器系數，可導出為c代碼配置文件，如下圖所示

  

• 最大抽頭數受FIR時鐘速率(數據處理時鐘，DPCLK)限制。最大DPCLK時鐘速率為500 MHz。DPCLK時鐘速率是ADC時鐘速率除以4或5。當使用HB2和HB3時，ADC時鐘速率被4除HB3過濾器，并除以5時使用DEC5過濾器。DPCLK時鐘速率會影響最大可用的RFIR濾波器抽頭數，如下式所示。最大濾波器抽頭數 = (DPCLK Clock Rate ÷ Receiver I/Q Data Rate) × 24 ；

• 本案列中RFIR的DPCLK為245.76MHz，接收IQ數據率122.88MHz，故RFIR階數為48階；

總結

9009通過靈活控制采樣速率和抽取系數實現不同的帶寬配置，但為了和JESD204B最低接口速率匹配，9009存在一個最低可配置帶寬，從官方的配置軟件來看，最小帶寬為40MHz；如果用戶需要小于40MHz的信號帶寬，需要在FPGA的基帶處理中實現第二次抽?。≧X）和插值（TX）。